C8051F060/1/2/3/4/5/6/7

Рисунок 18.9. P0: Регистр данных Порта 0

R/W	R/W	R/W	R/W	R/W	R/W	R/W		R/W	Значение
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1		P0.0	при сбросе:
									11111111
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1		Бит 0
									SFR Адрес: 0x80
							(доступен в битовом		SFR страница: Все
							режиме адресации)

Биты 7-0: P0.[7:0]: Биты выходной защелки порта 0.

(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояния регистров XBR0, XBR1, XBR2 и XBR3)

0:Выход в состоянии лог. 0

1:Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующий

бит P0MDOUT.n = 0)

(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).

0:На выводе P0.n низкий логический уровень.

1:На выводе P0.n высокий логический уровень.

Примечание: P0.7 (/WR), P0.6 (/RD) и P0.5 (ALE) могут управляться интерфейсом внешней памяти данных (см. раздел 16). Информация о настройке матрицы для доступа к внешней памяти приведена на рис.17.9.

Рисунок 18.10. P0MDOUT: Регистр настройки выходов Порта 0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

Значение

при сбросе:

00000000

Бит 7

Бит 6

Бит 5

Бит 4

Бит 3

Бит 2

Бит 1

Бит 0

SFR Адрес: 0xA4

Биты 7-0: P0MDOUT.[7:0]: Биты настройки выходного драйвера порта 0.

SFR страница: F

0: Соответствующий вывод P0.n настроен как выход с открытым стоком.

1: Соответствующий вывод P0.n настроен как цифровой двухтактный выход.

Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются на

любых выводах портов, то каждый

из этих выводов будет настроен как выход с открытым

стоком.

Ред. 1.2

214

C8051F060/1/2/3/4/5/6/7

Рисунок 18.11. P1: Регистр Порта 1

R/W	R/W	R/W	R/W	R/W	R/W	R/W		R/W	Значение
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1		P1.0	при сбросе:
									11111111
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1		Бит 0
									SFR Адрес: 0x90
							(доступен в битовом		SFR страница: Все
							режиме адресации)

Биты 7-0: P1.[7:0]: Биты выходной защелки порта 1.

(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояния регистров XBR0, XBR1, XBR2 и XBR3)

0:Выход в состоянии лог. 0

1:Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующий бит P1MDOUT.n = 0)

(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).

0:На выводе P1.n низкий логический уровень.

1:На выводе P1.n высокий логический уровень.

Примечание:

В МК C8051F060/1/2/3 порты P1.[7:0] можно настроить как входы АЦП2 AIN2.[7:0]. В этом случае они «пропускаются» матрицей в процессе назначения выводов портов и отключаются их цепи тока цифрового входа, в зависимости от значения регистра P1MDIN (см. рис.18.12). Следует иметь ввиду, что в аналоговом режиме режим работы выходных драйверов выводов определяется защелкой порта 1 и регистром P1MDOUT (см. рис.18.13). Подробная информация относительно АЦП2 приведена в разделе 7.

Рисунок 18.12. P1MDIN: Регистр настройки входов Порта 1

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение
									при сбросе:
									11111111
	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
									SFR Адрес: 0xAD
									SFR страница: F

Биты 7-0: P1MDIN.[7:0]: Биты выбора режима входов Порта 1.

0:Вывод порта настроен как аналоговый вход. Цепь цифрового входа отключена (чтение бита порта всегда возвратит значение ‘0’). Слаботоковая подтяжка вывода отключена.

1:Вывод порта настроен как цифровой вход. Результатом чтения бита порта будет логический уровень на внешнем выводе. Состояние слаботоковой подтяжки определяется битом WEAKPUD (XBR2.7, см. рис.18.7).

215

Ред. 1.2

C8051F060/1/2/3/4/5/6/7

Рисунок 18.13. P1MDOUT: Регистр настройки выходов Порта 1

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение
									при сбросе:
									00000000
	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
									SFR Адрес: 0xA5
									SFR страница: F

Биты 7-0: P1MDOUT.[7:0]: Биты настройки выходного драйвера порта 1.

0:Соответствующий вывод P1.n настроен как выход с открытым стоком.

1:Соответствующий вывод P1.n настроен как цифровой двухтактный выход.

Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются на любом выводе порта P1, то каждый из этих выводов будет настроен как выход с открытым стоком.

Рисунок 18.14. P2: Регистр данных Порта 2

R/W	R/W	R/W	R/W	R/W	R/W	R/W		R/W	Значение
P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1		P2.0	при сбросе:
									11111111
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1		Бит 0
									SFR Адрес: 0xA0
							(доступен в битовом		SFR страница: Все

режиме адресации)

Биты 7-0: P2.[7:0]: Биты выходной защелки порта 2.

(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояния регистров XBR0, XBR1, XBR2 и XBR3)

0: Выход в состоянии лог. 0 1: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующий

бит P2MDOUT.n = 0)

(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3). 0: На выводе P2.n низкий логический уровень.

1: На выводе P2.n высокий логический уровень.

Ред. 1.2

216

C8051F060/1/2/3/4/5/6/7

Рисунок 18.15. P2MDIN: Регистр настройки входов Порта 2

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение
									при сбросе:
									11111111
	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
									SFR Адрес: 0xAE
									SFR страница: F

Биты 7-0: P2MDIN.[7:0]: Биты выбора режима входов Порта 2.

0:Вывод порта настроен как аналоговый вход. Цепь цифрового входа отключена (чтение бита порта всегда возвратит значение ‘0’). Слаботоковая подтяжка вывода отключена.

1:Вывод порта настроен как цифровой вход. Результатом чтения бита порта будет логический уровень на внешнем выводе. Состояние слаботоковой подтяжки определяется битом WEAKPUD (XBR2.7, см. рис.18.7).

Рисунок 18.16. P2MDOUT: Регистр настройки выходов Порта 2

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

Значение

при сбросе:

00000000

Бит 7

Бит 6

Бит 5

Бит 4

Бит 3

Бит 2

Бит 1

Бит 0

SFR Адрес: 0xA6

Биты 7-0: P2MDOUT.[7:0]: Биты настройки выходного драйвера порта 2.

SFR страница: F

0: Соответствующий вывод P2.n настроен как выход с открытым стоком.

1: Соответствующий вывод P2.n настроен как цифровой двухтактный выход.

Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются на

любом выводе порта P2, то каждый

из этих выводов будет настроен как выход с открытым

стоком.

217

Ред. 1.2