C8051F060/1/2/3/4/5/6/7

18. ПОРТЫ ВВОДА/ВЫВОДА

Микроконтроллеры семейства C8051F06х представляют собой полностью интегрированные на одном кристалле системы для обработки смешанных сигналов, которые имеют 59 (C8051F060/2/4/6) или 24 (C8051F061/3/5/7) цифровых вывода входа/выхода, организованные в 8-разрядные порты. Все порты доступны в режиме как побитной, так и побайтной адресации через соответствующие регистры данных портов. Каждый из выводов портов имеет слаботоковые подтягивающие резисторы и может быть настроен как выход с открытым стоком или цифровой двухтактный выход. Кроме этого, допустимое напряжение на выводах Порта 0 составляет 5В. Структурная схема ячейки порта ввода/вывода показана на рис.18.1. Электрические характеристики портов ввода/вывода приведены в табл. 18.1.

Рисунок 18.1. Структурная схема ячейки порта ввода/вывода

/ВКЛЮЧЕНИЕ СЛАБОТОКОВОЙ ПОДТЯЖКИ

/ВЫБОР РЕЖИМА		VDD
(ОТКР. СТОК / ЦИФР. ВЫХОД)	VDD
/ВКЛЮЧЕНИЕ		(СЛАБОТОКОВАЯ
ВЫХОДА ПОРТА
		ПОДТЯЖКА)

		ВНЕШНИЙ
		ВЫВОД
ВЫХОД ПОРТА		ПОРТА
	Выбор аналогового	DGND
АНАЛОГОВЫЙ	входа
	(Порт 1, 2, 3)
ВХОД
ВХОД ПОРТА

Таблица 18.1. Электрические характеристики портов ввода/вывода

VDD = 2.7 … 3.6В, Т = от -40ºC до +85ºC, если не указано иное.

ПАРАМЕТР	УСЛОВИЯ	Мин.	Тип.	Макс.	Ед. изм.
Выходное напряжение	IOH= -10мкА, порт ввода/вывода – циф-	VDD –			В
высокого уровня (VOH)	ровой вход/выход	0.1
	IOH= -3мА, порт ввода/вывода – циф-	VDD –
	ровой вход/выход	0.7
Выходное напряжение	IOL= 10мкА			0.1	В
низкого уровня (VOL)	IOL= 8.5мА			0.6
Входное напряжение		0.7 x			В
высокого уровня (VIH)		VDD
Входное напряжение				0.3 x	В
низкого уровня (VIL)				VDD
Ток утечки входа	DGND < Вывод порта < VDD, вывод в				мкА
	высокоимпедансном состоянии,
	слаботоковая подтяжка отключена			±1
	слаботоковая подтяжка включена		10
Входная емкость			5		пФ

203

Ред. 1.2

C8051F060/1/2/3/4/5/6/7

Микроконтроллеры имеют различные цифровые ресурсы, которые доступны через четыре младших порта ввода/вывода: Р0, Р1, Р2 и (для C8051F060/2/4/6) Р3. Каждый из выводов портов Р0, Р1, Р2 и Р3 может быть определен либо как вывод ввода/вывода общего назначения, либо как вывод, управляемый внутренними цифровыми ресурсами (например, УАПП0 или /INT1), как показано на рис.18.2. Разработчик системы определяет, какие цифровые ресурсы будут назначены внешним выводам, ограничиваясь только количеством доступных выводов. Гибкость при распределении ресурсов достигается благодаря использованию приоритетного декодера матрицы. Следует иметь ввиду, что состояние вывода порта ввода/вывода всегда можно прочитать из соответствующего регистра данных независимо от того, как функционирует этот вывод: как вывод ввода/вывода общего назначения или как вывод, назначенный какому-либо внутреннему цифровому ресурсу. Выводы Порта 2 могут использоваться как входы аналоговых компараторов напряжения. В МК C8051F060/1/2/3 выводы Порта 1 могут использоваться как аналоговые входы АЦП2.

Старшие порты (в МК C8051F060/2/4/6) могут использоваться как порты ввода/вывода общего назначения, доступные в побайтном режиме адресации, или как выводы интерфейса внешней памяти, сигналы которого активны во время выполнения команды MOVX, обращающейся по адресу, расположенному во внешней (не встроенной) памяти. Подробная информация об интерфейсе внешней памяти приведена в разделе 17.

Рисунок 18.2. Функциональная схема портов ввода/вывода

				Регистры
				XBR0, XBR1, XBR2,
Наибольший	УАПП0		2	XBR3 P1MDIN,		Регистры
приоритет				P2MDIN, P3MDIN		P0MDOUT, P1MDOUT,
			4			P2MDOUT, P3MDOUT
	SPI
			2	Приори-			Внешние
	SMBus						выводы
)				тетный
сигналы	УАПП1		2	декодер			P0.0
					8	Ячейки		Наибольший
			6			ввода/		приоритет
цифровые	комп-в					вывода	P0.7
	ПМС					порта 0
	Выходы		2
внутренние(	T4,T4EX,			Цифровая	8	Ячейки	P1.0
				матрица		ввода/
	T0, T1,					вывода	P1.7
	T2, T2EX,					порта 1
			8
	T3, T3EX,
	/INT0,					Ячейки	P2.0
	/INT1				8
						ввода/
						вывода	P2.7
Наименьший	/SYSCLK					порта 2
приоритет	CNVSTR2
					8	Ячейки	P3.0
						ввода/		Наименьший
			8			вывода
							P3.7	приоритет
						порта 3
	P0	(P0.0-P0.7)				На вход	только
			8			АЦП2	C8051F060/2
	P1					На компа-
		(P1.0-P1.7)				раторы
Защелки			8
портов
	P2	(P2.0-P2.7)
			8
	P3	(P3.0-P3.7)

Ред. 1.2

204