- •Проектирование модулей электронно- вычислительной техники в сапр
- •Учебное пособие
- •Предисловие
- •Глава 1. Обзор и анализ методов повышения эффективности сапр/ астпп /саип изделий электронной вычислительной аппаратуры
- •1.1 Введение
- •1.2 Анализ базовых технологии проектирования в системах сапр/астпп/саит изделий электронно-вычислительной техники
- •1.3 Современные тенденции развития сапр/астпп/саит эва на базе общей теории проектирования
- •1.4 Интеграция процессов анализа и проектирования в сапр/саит эва
- •1.5 Методика автоматизированного проектирования модулей эва в сапр/саит в системе автоматизированного интегрированного производства
- •1.6 Постановка задачи синтеза конструктивного решения модуля эва на этапе аванпроектирования
- •1.7 Методика решения задачи синтеза конструкции модуля эва на этапе аванпроектирования
- •1.8 Формирование оптимизационной задачи
- •1.9 Выбор метода решения оптимизационной задачи
- •Глава 2. Проектирование модулей эва в системе p-cad 8.5
- •2.1 Основы системы p-.Cad 8.5
- •2.1.1 История развития сапр p-cad
- •2.1.2 Основные этапы проектирования печатной платы в системе
- •2.1.3 Базовые понятия и краткое описание структуры сапр p-cad
- •2.2 Задание 1. Создание схемного библиотечного элемента Цель задания
- •2.2.1 Порядок выполнения задания на примере имс к555тв9
- •Контрольные вопросы
- •2.3 Задание 2. Создание технологического библиотечного элемента Цель задания
- •2.3.1 Основы проектирования в графическом редакторе
- •2.3.2 Порядок выполнения задания на примере имс к555тв9 со штыревыми контактами
- •2.3.3 Порядок выполнения задания на примере имс к555тв9 с планарными контактами
- •2.3.4 Создание контактных площадок
- •Контрольные вопросы
- •2.4 Задание 3. Создание принципиальной электрической схемы
- •2.4.1 Порядок создания принципиальной электрической схемы
- •2.4.2 Создание многолистовой схемы и схемы с иерархией
- •Многолистовые схемы
- •Схемы с иерархией
- •Контрольные вопросы
- •2.5 Задание 4. Переход к технологическому образу проекта Цель задания
- •2.5.1 Формирование списка цепей в двоичном виде
- •2.5.2 Проверка принципиальной схемы
- •2.5.3 Создание файла перекрестных ссылок
- •2.5.4 Создание файла конструктива пп
- •2.5.5 Создание файла упакованной базы данных платы
- •Контрольные вопросы
- •2.6 Задание 5. Размещение радиоэлементов на пп. Трассировка соединений Цель задания
- •2.6.1 Порядок выполнения задания
- •Контрольные вопросы
- •2.7 Задание 6. Размещение радиоэлементов на пп и трассировка соединений в автоматическом режиме Цель задания
- •2.7.1 Порядок выполнения автоматической компоновки элементов на пп
- •2.7.2 Порядок выполнения автоматической трассировки соединений на пп
- •Контрольные вопросы
- •2.8 Задание 7. Контроль качества пп.
- •2.8.2 Внесение изменений в проект
- •2.8.3 Составление текстовых отчетов
- •2.8.4 Работа периферийными устройствами
- •Приложение 1
- •Приложение 2 Варианты схем
- •Приложение 3
- •Приложение 4
- •Библиографический список
- •Оглавление
2.4.2 Создание многолистовой схемы и схемы с иерархией
Знания, полученные Вами по методике создания принципиальных электрических схем, не могут быть полными без обзора способов создания многолистовых схем и схем с иерархией.
Многолистовые схемы
Многолистовые схемы состоят из нескольких схем, расположенных на отдельных страницах, причем каждая из них расположена в отдельном файле принципиальной электрической схемы *.shc. С помощью команды Enter => Sheet Number (Ввод => Номер листа) указывают, что данная схема представляет собой отдельный лист общей схемы. Это делается путем проставления обычно в правом нижнем углу страницы, номера листа, представляющего собой число, имеющее не более трёх знаков. Также каждый лист схемы может иметь атрибут SHEET с номером, соответствующим номеру листа. Для задания атрибута используется команда Attr => Acom (Атрибут => Acom), задаются параметры текста и в слое ATTR вводят текст SHEET=01, «Enter». В результате остается видимым только значение атрибута, а ключ атрибута остаётся невидимым. Соответственно, последующие листы имеют значение атрибута. ATTR равные 02, 03 и т.д.
Связь между листами схемы формируется по имени цепи. Полученные схемы должны быть объединены в один проект. Для этого каждая из схем транслируется программой PC-NODES, и для каждой схемы будет получен свой файл связей *.nlt. Затем программой PC-LINK все файлы *.nlt объединяются в один проект - файл *.xnl. PC-LINK объединяет списки электрических связей отдельных страниц в общий список. Цепи, имеющие на разных страницах одинаковые имена, считаются электрически соединенными. Поэтому все соединяемые цепи должны быть поименованы и. имена различных цепей должны быть на всех страницах уникальными.
Схемы с иерархией
Иерархические структуры (макромодели) используются при изображении принципиальных электрических схем, состоящих из однотипных модулей. Условно создание иерархической структуры можно разделить на два этапа.
1. Создание схемы иерархического компонента. После установления среды проектирования в режиме Detail Mode (активизация необходимых слоев, приближение поля на нужное расстояние и пр.), размещают символы компонентов, входящих в элемент и вводят соединения внутри элемента, с последующим обозначением компонентов и цепей (аналогия с ЗАДАНИЕМ 1 данного учебного пособия). Затем командой Enviroment => Set Snap Tolorance (Среда системы => Радиус захвата для подключения проводника) устанавливается атрибут глобальности цепям, общим с основной схемой.
2. Создание символа иерархического элемента. Схема иерархического элемента ставится в соответствие графическому символу, который будет использоваться в дальнейшем при создании схем более высокого уровня. (Программа поддерживает до 15 уровней иерархии.) После перехода в режим Symbol Mode создают графику символа иерархического элемента (Draw => Line), вводят входные и выходные выводы, при этом имена выводов компонента должны соответствовать именам цепей, выходящим из компонента для подключения в схеме более высокого уровня. Затем символу присваивают имя, назначают его привязку (Enters Origin), устанавливают тип идентификации компонента (ID) равный 256 (Enter => Component Туре). Запоминают файл (File => Save), и очищают рабочую память и экран (File => Clear Database).
ПРИМЕЧАНИЕ 14
1. После создания схемы иерархического компонента запоминать и очищать рабочий файл не надо.
Видимой на схеме, в которую будет введен иерархический компонент, станет только та информация, которая будет введена в режиме Symbol Mode, поэтому размеры электрической схемы создаваемого компонента могут быть любыми.
2. Если в дальнейшем список цепей электрической схемы будет обрабатываться программой Report Generator (Создание отчета) и необходимо будет получить файл информации об упаковке *.pkl и\или файл списка связей *.wrl (см. рис. 2.1, табл. 2.1), то при создании иерархического символа необходимо его упаковать. При упаковке номера выводов рекомендуется вводить в слое SHADOW.
Для использования на схеме созданного символа иерархического компонента необходимо создать схему, используя в качестве одного из компонентов созданный символ, присвоить командой Enter => Global Net (Ввод статуса глобальных одноименным цепям в схеме иерархического компонента и в основной электрической схеме), и запомнить файл. При упаковке схемы, содержащей иерархические компоненты, имена их символов нужно занести в окно Netlist for Hierarchy меню сопровождения проектов.
Для контроля корректности иерархической структуры необходимо выбрать команду File => Level Push (Файл => Переход на нижний уровень иерархии) и на запрос:
«Select a component» (Выберите компонент)
выбрать компонент, в который необходимо погрузиться. Появится сообщение:
«WAIT! Pushing into <..>.sym»
(Ждите! Проникновение внутрь <,.>.sym)
На экране появится изображение созданного символа и соответствующей ему схемы.
Вернуться обратно можно с помощью команды File => Level Pop (Файл => Переход на верхний уровень иерархии), при этом программа выдаст сообщение:
«WAIT! Popping back to the parent level.»,
(Ждите! Возврат к исходному уровню)
Корректировка иерархического компонента производится по команде File => Levei Push (Файл => Переход на нижний уровень иерархии). Войдите в иерархический компонент и внесите необходимые изменения. При этом для корректировки схемы иерархического компонента необходимо перейти в режим Detail Mode, а для корректировки символического представления компонента перейти в режим Symbol Mode. По завершении корректировки сохранить компонент (File => Save), обязательно в режиме Symbol Mode. Затем выбрать команду File => Level Pop (Файл => Переход на верхний уровень иерархии), при этом программа выдаст сообщения:
«WAIT! Popping back to the parent level.»
(Ждите! Возврат к исходному уровню)
«Replace all <..>.sym invocations. Yes\No»
(Заменить все вхождения <..>.sym. Да\Нет»
Если выбрать «Yes», то все вхождения иерархического компонента в данный файл схемы будут заменены. Если выбрать «No», то изменений не произойдет, но при этом могут возникнуть ошибки при обработке схемы программой PC-LINK.
Если после корректировки иерархического компонента он не был сохранен на диске командой File => Save (Файл => Сохранить), то после выбора команды File => Level Pop (Файл => Переход на верхний уровень иерархии) появится сообщение:
«Workfile modified. Pop still? YesYNo»
(Рабочий файл модифицирован. Всплывать всё равно? Да\Нет)
При ответе Yes внесенные изменения будут утрачены, а при ответе No программа отменит команду File => Level Pop (Файл => Переход на верхний уровень иерархии).
В данном пособии не предусмотрены варианты заданий, в которые включены многолистовые схемы и иерархические структуры, не будем подробно останавливаться на этом, так как наиболее полно об этапах создания этих схем можно прочитать в специализированной литературе и технической документации к САПР P-CAD 8.5.