- •2. Позиционные системы счисления. Двоичная система счисления.
- •3. Перевод чисел из десятичной в двоичную систему счисления.
- •5. Прямой код
- •6. Обратный код
- •7. Дополнительный код
- •8. Арифметические действия над двоичными числами со знаком. Переполнение. Расширение знаком.
- •9. Формат чисел с плавающей запятой (пз)
- •10. Стандарт ieee 754 представления чисел с пз
- •11. Особые значения чисел с плавающей точкой
- •13. Алгебра логики. Логические переменные. Логические операции. Таблица истинности
- •14. Формы представление логических функций. Сднф. Скнф
- •15. Логические элементы
- •16.Синтез комбинационных схем на основе логических выражений
- •17. Минимизация логических функций. Метод карт Карно
- •18. Комбинационные узлы эвм. Полусумматор. Полный одноразрядный сумматор
- •20. Комбинационные узлы эвм. Компаратор
- •21. Комбинационные узлы эвм. Дешифратор
- •22. Шифратор
- •23. Мультиплексоры
- •24. Реализация логических функций с использованием мультиплексора
- •25. Триггеры. Rs-триггер (latch)
- •28. Последовательностные схемы. Регистры
- •29. Последовательностные схемы. Делители частоты. Счетчики
- •32. Структура плис типа fpga
- •33. Язык описания цифровых устройств vhdl. Основные сведения
- •34. Язык описания цифровых устройств vhdl. Структурное и поведенческое описание проекта на языке vhdl
- •35. Запоминающие устройства. Иерархическая организация памяти
- •37. Арифметический сопроцессор fpu (Intel 8087)
23. Мультиплексоры
Мультиплексор – это функциональный узел, осуществляющий подключение (коммутацию) одного из нескольких входов данных к выходу. С помощью мультиплексора выполняется временное разделение информации, поступающей по разным каналам.
Мультиплексоры обладают двумя группами входов и одним, реже двумя взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет 2n.
Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен в выходным выводом.
Разрешающий (стробирующий) вход управляет одновременно всеми информационными входами независимо от состояния адресных входов.
Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Этот вход используется также для наращивания разрядности мультиплексора.
Условное изображение мультиплексора показано на рис. 2.46. Вход Е — разрешающий: при E=1 мультиплексор работает как обычно, при Е=0 выход узла находится в неактивном состоянии, мультиплексор заперт.
Рис. 2.46. Условное изображение мультиплексора
24. Реализация логических функций с использованием мультиплексора
Уравнение для мультиплексора без учета разрешающего сигнала E имеет вид:
В этом уравнении переменные a1 и a0 представляют собой сигналы на управляющих (адресных) входах. Всегда a1 и a0 могут быть выделены как множители из любой функции n переменных, после чего остаточные функции от n-2 переменных могут быть поданы на информационные входы. Например, если n=3, то при подаче на адресные входы двух переменных на информационные входы должны поступать функции третьей переменной. Если третья переменная есть х, то на информационные входы мультиплексора могут поступать сигналы x, не x, 0 или 1. В общей сложности существует 4 4 =256 возможных комбинаций четырех входных сигналов и мультиплексор «4-1» может сгенерировать любую из 256 возможных логических функций от трех переменных.
Функции трех переменных F = f(x1, х2 , х3) соответствует карта Карно из восьми ячеек (рис. 14.10,а). Если на управляющие входы подать переменные х1 , х 2 , то на информационные входы возможно поступление сигналов D0, D1 D2 и D3 определяемых значениями третьей переменной х3 . При этом когда х1 =0 и х2 =0, то две вер х ние яче й ки соответствуют значению D0. Значению D1 соответствуют две ячейки, у которых х1 =1 и х2 =0, ячейки, для которых х1=0 и х2=1 определяют значение D2, а ячейки, для которых х1 =1 и х2 =1 - значение D3 (рис. 14.10,б). Таким образом, восьмиячеечная карта Карно для трех переменных оказалась разделенной на четыре двухъячеечные карты Карно для одной переменной, и каждой паре ячеек ставится в соответствие информационный вход.
Вместо переменных х1 и х2 на управляющие входы мультиплексора можно подавать переменные x1 и х3 либо х2 и х3. При подаче на управляющие входы переменных х1 и х3 значения сигналов D0...D3 определятся парами ячеек, показанными на рис. 14.10,в. Если на управляющие входы подать переменные х 2 и х 3 , то пары ячеек, определяющих сигналы D0...D3, определятся так, как показано на рис. 14.10,г.
В качестве примера рассмотрим реализацию на мультиплексоре 4-1 функцию трёх переменных:
С начала эту функцию изображаем на карте Карно (рис. 14.11,а) и произвольно выбираем переменные, которые следует подать на управляющие входы мультиплексора. Пусть это будут переменные x1 и х2. Тогда сигналы D0...D3 , подаваемые на информационные входы, будут определяться парами ячеек, показанными на рис.14.10,б. Минимизируя набор из четырех функций одной переменной х3, получим: D0 = x3, D1 = 1, D2 = 0, D3 = x3. Реализация функции показана на рис.14.11,б.
Если в качестве управляющих переменных выбрать х1 и х3, то информационные сигналы D0...D3 будут определяться парами ячеек, показанными на рис. 14.10,в, минимизация которых дает: D0 = x2, D1 = l, D2 = 0, D3 = x2, а если бы управляющими переменными были x2 и х3 ,то в соответствии с рис. 14.10,г информационные сигналы имели бы следующий вид: D0=0, D1= x1 , D2= x1 , D3=1.