- •2. Позиционные системы счисления. Двоичная система счисления.
- •3. Перевод чисел из десятичной в двоичную систему счисления.
- •5. Прямой код
- •6. Обратный код
- •7. Дополнительный код
- •8. Арифметические действия над двоичными числами со знаком. Переполнение. Расширение знаком.
- •9. Формат чисел с плавающей запятой (пз)
- •10. Стандарт ieee 754 представления чисел с пз
- •11. Особые значения чисел с плавающей точкой
- •13. Алгебра логики. Логические переменные. Логические операции. Таблица истинности
- •14. Формы представление логических функций. Сднф. Скнф
- •15. Логические элементы
- •16.Синтез комбинационных схем на основе логических выражений
- •17. Минимизация логических функций. Метод карт Карно
- •18. Комбинационные узлы эвм. Полусумматор. Полный одноразрядный сумматор
- •20. Комбинационные узлы эвм. Компаратор
- •21. Комбинационные узлы эвм. Дешифратор
- •22. Шифратор
- •23. Мультиплексоры
- •24. Реализация логических функций с использованием мультиплексора
- •25. Триггеры. Rs-триггер (latch)
- •28. Последовательностные схемы. Регистры
- •29. Последовательностные схемы. Делители частоты. Счетчики
- •32. Структура плис типа fpga
- •33. Язык описания цифровых устройств vhdl. Основные сведения
- •34. Язык описания цифровых устройств vhdl. Структурное и поведенческое описание проекта на языке vhdl
- •35. Запоминающие устройства. Иерархическая организация памяти
- •37. Арифметический сопроцессор fpu (Intel 8087)
29. Последовательностные схемы. Делители частоты. Счетчики
Последовательностные схемы или цифровые автоматы (ЦА) с памятью составляют другой, более сложный класс преобразователей дискретной информации. В отличие от комбинаторных схем они имеют некоторое конечное число различных внутренних состояний. Выходные сигналы ЦА в данном такте определяются в общем случае входными сигналами, поступившими на вход ЦА в этом такте, и внутренним состоянием автомата, которое явилось результатом воздействия на автомат входных сигналов в предыдущие такты.
Комбинация входных сигналов и текущего состояния ЦА в данном такте определяет не только выходные сигналы, но и то состояние, в которое автомат перейдет к началу следующего такта.
Функции перехода и выходов могут задаваться в форме таблиц или с помощью графов. При задании в виде графов состояния автомата представляют вершинами, а переходы из состояния в состояние – дугами. На дугах указываются значения входных сигналов, вызывающих соответствующие переходы. Примерами простейших конечных ЦА являются триггеры.
Цифровые последовательностные устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход называются делителями частоты. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов.
В ариант делителя частоты приведен на рис. 1.21. Он построен на основе D-триггера. Для того, чтобы перевести D-триггер в счетный режим, нужно соединить инверсный выход триггера Q с его D-входом, так как это показано на рис. 1.21. Теперь, если подать сигнал на вход С, такая схема тоже будет работать как делитель. Выходной сигнал такого делителя снимается с выхода Q триггера.
Р ассмотрим подробнее работу этой схемы. Предположим, что после включения триггер установился в единичное состояние. Это означает, что на инверсном выходе триггера (Q) присутствует логический ноль. Этот ноль поступает на D-вход. Подадим на вход делителя некоторый цифровой сигнал, такой же, как мы подавали и в предыдущем случае (см. рис. 1.20).
По спаду первого входного импульса D-триггер перейдет в нулевое состояние, так как на его D-входе сигнал логического нуля. После этого на инверсном выходе триггера устанавливается логическая единица. Поэтому по спаду следующего входного импульса триггер переключится в единичное состояние. И так далее.
Результат работы делителя на D-триггере точно такой же, как и делителя на JK-триггере, и выходной сигнал нового варианта так же полностью соответствует рис. 1.20.
Делители широко используются в цифровой технике. Цепочка последовательно соединенных D-триггеров позволяет получить сигналы требуемой частоты путем деления импульсов задающего генератора.
П ример. Соединенные последовательно два делителя позволят получить сигнал с частотой в четыре раза меньшей, чем входная. Трехкаскадный делитель (три последовательно соединенных D-триггера) дадут деление на восемь. Четыре каскада будут делить на шестнадцать. И так далее.
Счетчиком называется функциональный узел ЭВМ, предназначенный для подсчета числа входных сигналов и хранения результата счета в двоичном коде. Счетчики выполняются на элементах памяти (триггерах), образующих двоичные разряды, и элементах комбинационной логики.
Основными параметрами счетчиков являются модуль счета (коэффициент пересчета, емкость счетчика) Ксч и быстродействие. Модулем счета называют число состояний, которые он приобретает под действием входных сигналов.
По направлению счета счетчики могут быть суммирующими (прямого счета), вычитающими (обратного счета) и реверсивными, т.е. способными работать как в режиме суммирования, так и в режиме вычитания.
По структурной организации счетчики делятся на последовательные (асинхронные), параллельные (синхронные) и параллельно-последовательные.
Счетчики используются в ЭВМ для осуществления последовательного выполнения команд программы, подсчета числа циклов выполненных операций, образования адресов при обращении к запоминающим устройствам, в качестве делителей частоты в цифровых электронных часах и частотомерах и др.