- •2. Позиционные системы счисления. Двоичная система счисления.
- •3. Перевод чисел из десятичной в двоичную систему счисления.
- •5. Прямой код
- •6. Обратный код
- •7. Дополнительный код
- •8. Арифметические действия над двоичными числами со знаком. Переполнение. Расширение знаком.
- •9. Формат чисел с плавающей запятой (пз)
- •10. Стандарт ieee 754 представления чисел с пз
- •11. Особые значения чисел с плавающей точкой
- •13. Алгебра логики. Логические переменные. Логические операции. Таблица истинности
- •14. Формы представление логических функций. Сднф. Скнф
- •15. Логические элементы
- •16.Синтез комбинационных схем на основе логических выражений
- •17. Минимизация логических функций. Метод карт Карно
- •18. Комбинационные узлы эвм. Полусумматор. Полный одноразрядный сумматор
- •20. Комбинационные узлы эвм. Компаратор
- •21. Комбинационные узлы эвм. Дешифратор
- •22. Шифратор
- •23. Мультиплексоры
- •24. Реализация логических функций с использованием мультиплексора
- •25. Триггеры. Rs-триггер (latch)
- •28. Последовательностные схемы. Регистры
- •29. Последовательностные схемы. Делители частоты. Счетчики
- •32. Структура плис типа fpga
- •33. Язык описания цифровых устройств vhdl. Основные сведения
- •34. Язык описания цифровых устройств vhdl. Структурное и поведенческое описание проекта на языке vhdl
- •35. Запоминающие устройства. Иерархическая организация памяти
- •37. Арифметический сопроцессор fpu (Intel 8087)
28. Последовательностные схемы. Регистры
Регистром называют функциональный узел ЭВМ, предназначенный для приема, хранения и передачи информации, представленной в виде двоичного кода, а также для поразрядного выполнения некоторых операций над двумя числами. Он представляет собой совокупность определенным образом соединенных триггерных ячеек с устройством управления входными данными. Число используемых триггеров определяет его разрядность.
Каждый триггер регистра имеет прямой и инверсный выходы, что позволяет снимать записанный в нем код в прямом, инверсном (обратном) или парафазном виде.
Основными признаками классификации регистров являются способ ввода-вывода и характер представления вводимой информации.
(по способу ввода и вывода (приема и передачи) информации) параллельные/ последовательные/ параллельно-последовательные;
(по характеру представления вводимой и выводимой информации) однофазные/ парафазные. В однофазных регистрах информация вводится в прямом или инверсном кодах, а в парафазных – одновременно в прямом и инверсном. Вывод информации из регистров обоих типов может осуществляться как в прямом так и в инверсном кодах;
(по числу тактов управления регистры) однотактные/ двухтактные/ многотактные. Число тактов определяется типом используемых в регистре триггеров;
(по числу источников, с которых информация поступает на входы регистра) одноканальные/ многоканальные.
Последовательные регистры
Т акие регистры называются также сдвигающими, сдвиговыми или регистрами сдвига (рис. ниже). Вводимое n-разрядное число A (an-1,an- 2,…,ai,a0) подается на вход одного, крайнего левого, разряда представленного триггером Tгn-1. Ввод числа начинается с младшего разряда импульсами, поступающими на вход С. При поступлении первого импульса С триггер Tгn- 1 устанавливается в состояние Qn-1 = а0. При поступлении следующего синхроимпульса С значение а0 с выхода Tгn-1 устанавливает триггер Tгn-2 в состояние Qn-2 = а0, а триггер Tгn-1 принимает значение Qn-2 = al и т.д. Таким образом осуществляется последовательный сдвиг поступающего на вход числа А на один разряд вправо каждым очередным импульсом С. После поступления n синхроимпульсов весь регистр оказывается заполненным разрядами числа А. Для вывода информации из регистра следует подать новую серию из n синхроимпульсов.
Схемы сдвиговых регистров со сдвигом вправо (в сторону младшего разряда) выполнены на синхронных двухступенчатых JK- и D- триггерах Следует заметить, что все триггеры в сдвиговых регистрах с однофазной синхронизацией должны быть непрозрачными. В противном случае при активном уровне сигнала на входе синхронизации все триггеры окажутся прозрачными и значение разряда входного числа пройдет через столько триггеров, сколько позволит длительность синхросигнала, поэтому при использовании прозрачных триггеров должна применяться двухфазная синхронизация, как показано на рис. третьем ниже. Такой регистр состоит из основного и дополнительного . Импульсами С2 содержимое основного регистра переписывается в дополнительный, а импульсами С1 оно возвращается в основной регистр, но уже в соседние разряды, что соответствует сдвигу слова.
Для осуществления сдвига влево (в сторону старших разрядов) необходимо выходы триггеров переключить таким образом, чтобы состояние i-го триггера изменялось в соответствии с состоянием (i-1)- го триггера.
Запись двоичного кода числа в такой регистр осуществляется со стороны триггера младшего разряда (Тг0) старшим разрядом вперед. Для осуществления сдвига двоичного кода, записанного в регистре, как вправо, так и влево, необходимо на входе триггера каждого разряда включить комбинационную схему управления направлением сдвига. Такая схема для триггера i-гo разряда регистра, выполненного на JK-триггерах, показана на рис. четвёртом.
При SR = 1 (shift right - сдвиг вправо), SL = 0 (shift left -сдвиг влево) входы J и К триггера i-гo разряда подключается к выходам триггера (i+1)-го разряда и по импульсам, поступающим на вход С, осуществляется сдвиг вправо. Если SR = 0, a SL = 1, то ко входам J и К i-гo триггера подключаются входы триггера (i-1)-гo разряда и импульсами С = 1 происходит сдвиг влево.
Регистры, позволяющие сдвигать записанный в них двоичный код как вправо, так и влево, называются реверсивными.