- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
1.2.4. Модули памяти и элементы памяти (бис).
Вначале несколько слов о микросхемах (самое существенное).
Модуль памяти вертикален – сохраняет место на МВ.
История.
SIP-модули: Single In-line Package; 81.7 см2; 30 выводов; надежность мала!
SIMM-модули: Single In-line Memory Module; размеры ~ те же. Другая конструкция контактов! Луженые, золоченые, парно соединены. Первые – 30 контактов; потом – 72 контакта; DRAM, EDO DRAM.
DIMM-модули: Dual In-line Memory Module; Контакты с двух сторон электрически независимы. Основные 168-контактные 64-разрядные. (Есть SO DIMM – Small Outline DIMM – 144 контакта); SD RAM, редко EDO DRAM.
RIMM-модули: Rambus In-line Memory Module; похож на DIMM, но контактов 184 и расположены по-другому. Ориентация на канал Direct Rambus.
Рис 1.2.4.1
<49>
DRAM – динамическая оперативная память.
FPM DRAM (Fast Page Mode DRAM) – память, реализующая страничный режим. Сигнал CAS используется не только для адресации, но и для указания «срока годности» адреса, т.е. времени, в течение которого будет выполняться считывание данных. .
EDO DRAM (Extended Data Output DRAM) – память с расширенным выводом данных. Похожа на FPM, но усовершенствована путем сохранения подключения линий ввода/вывода, а вместо сигнала CAS используется сигнал OE (Output Enable): одновременно считываются данные и задаются следующие адреса. .
BEDO DRAM (Burst EDO DRAM) – разновидность EDO; добавлен специальный генератор столбца (адреса последующих 4-х столбцов сигнал CAS генерируется внутри).
CDRAM, EDRAM (Cache DRAM, Enhanced DRAM) содержат понемногу статической памяти с , по структуре близкой к кэш-памяти.
SDRAM – синхронная DRAM (до 1997г. были только асинхронные) Суть в том, что память работает синхронно с CPU. За счет разбивки на банки (обычно 4) при работе с ними CPU избегают циклов ожидания. Сначала – как альтернатива Video DRAM, а теперь на материнских платах.
PC100 SDRAM; ES DRAM – расширение SDRAM, работать могут на более высоких частотах (66, 100, 166 и т.д. МГц).
DDR SDRAM (они же SDRAM II) (Double Date Rate – удвоенная скорость передачи данных) – следующее поколение SDRAM (скорость выше в 2 раза).
RDDRAM (Direct DRAM), Base RDDRAM – в основе разработки фирмы Rambus (и канала Rambus – высокоскоростной 8-разрядной шины на 700 МГц плюс специальный контроллер памяти). Фирма Intel сотрудничает с 1995г.. Планирует перейти только на Direct DRAM RIMM!
SLDRAM – альтернатива других фирм Rambus’у с 1997г. (Sync Line DRAM). Новый пакетный протокол передачи данных и адресов.
<50>
SRAM – статическая RAM, . Стоимость выше на порядок. Для сохранения данных могут быть использованы аккумуляторы. Разновидности:
Async SRAM – асинхронная SRAM
Sync Burst SRAM – синхронная пакетная SRAM
Pipelend Burst SRAM – конвейерная пакетная SRAM
NVRAM – (Non Volatile – не временная).
Для справки: ROM (Read Only Memory), PROM (Programmable ROM).
EPROM (Erasable PROM) - хранение BIOS и карт расширения.
EEPROM – Electrically EPROM () – Flash ( и менее) – малое время стирания.
FRAM – Ferroelectric RAM () - , .
MRAM Magnetic RAM (?).
<51>