- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
-
3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
Обмен данными в малых ЭВМ имеет две основные разновидности:
-
программно управляемая передача данных;
-
передача данных с пропуском циклов (может быть командных, может быть машинных).
В первом случае обменом со скоростью не более чем одно слово за один командный цикл управляет специальная программа, реализуемая процессором.
Во втором случае, при прямом доступе к памяти, обмен осуществляется под управлением УУ внешнего устройства.
Рис. 3.3.2.1. Обобщенная структурная схема программно управляемой передачи данных.
Кратко опишем принцип работы.
Ввод данных от какого-либо ПерУ.
Макрокоманда ввода приводит к тому, что УУ посылает соответствующий приказ на Дш ВнУ, который переключает мультиплексор. Далее УУ вводит в процессор и обрабатывает (оценивает) информацию о готовности ПерУ передать очередное слово данных. В случае готовности сама передача сопровождается сигналом стробирования ввода. Данные вводятся в память, либо в регистр АЛУ и др.
Вывод данных аналогичен. Единственный нюанс: все же ПерУ работают медленнее процессора и чтобы не ждать сигнала подтверждения приема от ПерУ используются фиксаторы.
<141>
Логические схемы, входящие в состав мультиплексора, позволяют осуществлять обмен данными с разными ПерУ посредством единственной шины данных (обмен по групповой шине).
Вообще говоря, это обобщенно изложен один из типов программно управляемой передачи данных – асинхронная. Всего таких типов три: синхронная передача, асинхронная и с прерыванием программы. Мы к ним еще вернемся.
Рис. 3.3.2.2. Обобщенная структурная схема ПДП.
Принцип работы легко уяснить из схемы.
<142>
-
3.3.3. Программно управляемые способы передачи данных.
3.3.3.1. Простые типы передачи.
Как уже отмечалось, таких типов два: синхронный и асинхронный.
При синхронном принципе передачи передающее устройство устанавливает на своих выходах шины данных информационной слово и поддерживает его в течение определенного заранее обусловленного времени, по истечении которого это слово может быть изменено.
Поскольку отсутствуют сигналы, подтверждающие прием информации, то период синхронной передачи должен удовлетворять условию:
,
где Т – априорная оценка максимального времени передачи, состоящего из времени распространения сигнала по ЛС, времени распознавания и фиксации сигнала в приемном устройстве.
Рис.3.3.3.1.
Способ имеет одно достоинство: простота, и массу недостатков: низкие быстродействие и эффективность использования системы передачи, низкая достоверность факта передачи и др.
Главная опасность здесь – рассинхронизация вследствие разбросов параметров источника и приемника и линий шины передачи. Защита заключается в стробировании: информация по ШД должна восприниматься при наличии в ШУ на линии строба ( определенного уровня сигнала).
Рис. 3.3.3.2.
Генерирует строб обычно передающая сторона. Широкое использование такого синхронного подхода применяется для передачи информации внутри устройств: между регистрами и т.п.
Основу асинхронного принципа передачи составляет передача нового слова в ответ на прием по ШД сигнала по какой-либо ШУ на передающую строку о завершении приёма предыдущего. Передающее устройство, получив этот сигнал, снимает передаваемое слово (сменяет!). Принцип обмена получил ещё название «принцип рукопожатия».
Приемное устройство может «отвлекаться», т.е. быть не всегда готовым к приему информации.
Период передачи является переменным, т.к. зависит от конкретной линии связи и характеристики устройств-участников передачи.
Рис. 3.3.3.3. Схематичное изображение и временная диаграмма асинхронного обмена (с квитированием).
,
где t – время передачи очередного нового состояния данных (величина переменная для разных систем).
Асинхронная передача идеальна в смысле согласования временных различий между внешними (периферийными) устройствами и процессором.
<143>
Такой, и, видимо, только такой, способ передачи информации эффективен при обмене между процессорными устройствами в мультипроцессорной вычислительной системе. Но ведь периферийные устройства работают обычно намного медленнее процессоров. И дело отнюдь не только в их «техническом» несовершенстве». Дело в том, что они зачастую работают в реальном масштабе времени, т.е. со скоростью генерации или усвоения информации технологическим процессом, человеком и т.д.
Если процессор будет ждать, пока ПерУ будет готово к обмену, то это приведет к потере производительности. Единственный выход – совместить процессы вычислений и ожидания.
Окончание ожидания должно приводить к приостановке, прерыванию на некоторое время вычислительного процесса.
<144>