- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
1.2.8. Организация озу с многоканальным доступом.
Из рассмотренной во введении структуры современных ЭВМ следует, что ресурсы ОП используются многими устройствами: процессором и КВВ.
Эти устройства могут (и должны!) функционировать одновременно и независимо друг от друга. Но ведь память в любой момент времени может обслуживать только одно устройство!?
Память, ресурсы которой распределяются между несколькими потребителями, называется памятью с многоканальным доступом.
Выбор канала осуществляется согласно оговоренному приоритету.
Примечательно, что процессор зачастую имеет низкий приоритет, так как каналы УВВ не могут ждать доступа более определенного времени ввиду возможной потери информации. Наивысший приоритет имеют КВВ с быстродействующим УВВ. Обычно используются относительные приоритеты.
Пусть , , , – сигналы запросов от 1, 2, , m каналов. Считаем приоритет 1-го канала высшим.
p1, p2, , pm – сигналы разрешения доступа к ОП соответственно 1, 2, , m каналу.
Будем полагать pk=1, если:
-
имеется запрос ();
-
отсутствуют запросы более высоких приоритетов ;
-
не начато обслуживание каналов с (k+1)-го по m-ый, т.е. pk+1==pm=0.
Иными словами,
формула
Для четырех каналов доступа к ОП получаем:
Рис. 1.2.8.1
Формулы
САП – схема анализа приоритета. Всякий раз вырабатывается только один из сигналов pk=1, что и подключает один из каналов. Канал будет связан с памятью пока , т.е. до окончания цикла записи-считывания, все остальные запросы в это время ждут.
Процессор в такой системе работает в режиме «приостановок».
<63>
Работа N-блочной памяти с M-канальным доступом организуется следующим образом:
-
Анализируя приоритеты каналов и состояния блоков памяти, выделяется канал «К» с наивысшим приоритетом, который обращается к блоку «В», в данный момент свободному от обращений.
-
Информация с шин канала «К» передается в блок «В» и начинается запись или чтение слова. При записи нужно учесть блок в адресе. Если инициируется запись слова, то после приема адреса слова блок «В» посылает в «К» сигнал об окончании обслуживания, не дожидаясь окончания цикла записи. Но блок «В» считается занятым до окончания цикла записи. Если инициируется чтение, то после приема адреса от канала в ЗУ прекращается связь ЗУ с данным каналом «К», и память переходит к следующему действию.
-
Анализируется состояние блоков памяти и определяется блок «В», закончивший операцию «чтение», т.е. пославший слово в общий РгС. Затем определяется канал «К», который в свое время инициировал чтение в блоке «В». Слово из «В» передается с РгС в канал «К». С этого времени «В» считается свободным. Далее переход к пункту (1).
Существенно, что этими действиями руководит специальное УУ, которое содержит САП, состояния блоков, а также схемы коммутации шин памяти и шин блоков.
<64>
1.2.9. Ассоциативные зу.
До сих пор мы рассматривали адресные ОЗУ. К адресной памяти мы вновь вернемся далее.
В ассоциативных ЗУ (АЗУ) выборка информации производится не по адресу, а по признакам самой информации, либо по некоторым критериям, связанным с искомой информацией. Все это называется ассоциативным поиском.
В АЗУ – адресация по содержанию.
.
АЗУ не столько заменяет адресные ОЗУ, сколько дополняет, вводит новый подход к обработке информации.
Признаки и критерии поиска (простые примеры):
-
Шифр информации для информационной справочной системы («студент IV курса», «женщина», «студент, имеющий 2 двойки» и т.д.) – совпадение кодовых комбинаций.
-
Наибольшее (наименьшее) число в накопителе.
-
Числа, значения которых лежат в определенных пределах.
-
Числа, больше (меньше) заданных.
-
Ближайшее большее (меньшее) и т.д.
Другими словами, чаще всего АЗУ применяют в случаях:
-
в ЭВМ специального назначения для поиска и упорядоченного вывода информации по заданному критерию: ОЗУ очень большой емкости (десятки миллионов слов);
-
в универсальных ЭВМ в качестве сверхоперативных; имеют объем не менее 16К слов и много меньшее tвыб, чем у ОЗУ.
Следует заметить, что в больших информационно-поисковых системах (ИПС) при большом объеме памяти ныне ассоциативный поиск реализуется программно.
Реализация АЗУ большой емкости не менее сложна, чем адресуемые ОЗУ.
Рис. 1.2.9.1. Обобщенная схема.
ПО – ассоциативные признаки опроса – дескрипторы.
Использование ИС и БПАП специфично для АЗУ.
Элементы БПАП должны допускать:
-
многократное считывание без разрушения информации;
-
выполнение логических функций сравнения
Если ИС не указывает совпадения, то слова с данным ПО в массиве не оказалось. Возможен также исход поиска с несколькими совпадениями, что требует дальнейшего выбора, уточнения.
Соответственно поиск в АЗУ может быть организован:
-
с последовательным сравнением слов (параллельно по словам);
-
последовательно по разрядам;
-
полностью параллельно,
все зависит от конкретной техники исполнения ЗЭ и критериев поиска.
Первый способ используется при сложных критериях (ближайшее меньшее, например). Третий – самый быстрый, но самый сложный по технике.
Рис 1.2.9.2
<65>
Маска применяется для увеличения гибкости (в некотором смысле она расширяет число хранимых признаков). Она позволяет замаскировать, исключить из рассмотрения некоторые разряды ПО или обеспечить выбор при нескольких совпадениях.
В общем случае если ассоциативные признаки совпадают для некоторых слов, то принимается какая-либо дисциплина выбора одного слова: случайный выбор, первый «сверху» и т.д.
Запись информации в АЗУ производится либо по заданному адресу, либо в любую свободную, либо последовательно по СчА. В блоке ПАП может выделяться специальный разряд занятости.
<66>