- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
5. Архитектура сигнальных процессоров.
5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
Терминология сокращений:
ЦОС – цифровая обработка сигналов
DSP – Digital Signal Processing
Сигнальные процессоры – процессоры ЦОС – процессоры DSP.
Четыре основные задачи ЦОС:
- Фильтрация
- Распознавание
- Сжатие
- Генерация (синтез сигналов)
Основные практические приложения ЦОС:
- фильтрация сигналов в условиях пассивных и активных помех;
- кодирование и декодирование информации;
- распознавание видео-, звуковых (речевых), радио- и др. сигналов;
- генерация и обработка изображений;
- спектральный анализ;
- ……
Самое характерное для процессоров ЦОС:
- использование Гарвардской архитектуры (с модификациями!);
- сокращение длительности командного цикла;
- использование конвейеризации (2 – 3 каскада);
- параллельная обработка инструкций;
- аппаратные умножители (и делители!??);
- плавающая точка;
- специальные команды …..
Появление процессоров ЦОС на рынке вслед за появлением персональных компьютеров – начало 80-х годов. Первый(?) процессор DSP – японская корпорация NEC выпустила однокристальную микро-ЭВМ со специальными свойствами MPD7720, но осталась почти незамеченной. В 1982 году фирма Texas Instruments начала выпуск процессора TMS32010. Множество удачных технических решений, сохранение концепции NEC, невысокая цена, востребованность - промышленный стандарт де-факто. Кратко основные характеристики:
- командный цикл 160 – 280 нс;
- ОЗУ на 144 или 256 слов;
- ПЗУ программ до 4К слов;
- ППЗУ с ультрафиолетовым стиранием до 4К слов;
- внешнее ОЗУ до 4К слов без потери производительности;
- разрядность АЛУ и аккумулятора 32 разряда;
- умножитель 16 х 16 бит с 32-битным результатом;
- восемь 16-разрядных внешних портов;
- 16-разрядная внешняя шина с пропускной способность 50 Мбит/с.
Наблюдалось несколько «поколений». Главные производители микросхем кроме NEC и Texas Instruments сегодня Motorola, AT&T Microelectronics, Analog Devices, ATI и др.
Главное направление в методах обработки сигналов связано с максимально эффективными алгоритмами быстрого преобразования Фурье (БПФ), алгоритмами сжатия изображений и сигналов вообще, применением специального кодирования и др.
Далее в главе рассмотрено семейство процессорных устройств ADSP21xx, насчитывающее в настоящее время более 15 микросхем различного назначения на единой базовой архитектуре. По сравнению с универсальными процессорами, применяемыми в персональных компьютерах, их производительность для выполнения алгоритмов обработки сигналов выше в 4 – 8 раз.
5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
Семейство процессоров ADSP21xx представляет из себя набор программируемых однокристальных микропроцессоров с общей базовой архитектурой, оптимизированной для ЦОС и некоторых других приложений, требующих быстрых вычислений. Процессоры семейства существенно отличаются друг от друга внутренними устройствами на кристалле: память на кристалле (наличие, тип и объем), таймер, последовательный порт (порты), порт ПДП, порты интерфейса с хост-процессором, аналоговый интерфейс и др. реализованы в различных моделях микросхем семейства. Кроме того отдельные микросхемы различаются используемыми корпусами, напряжением питания (5В и 3,3В), наличием режима низкого потребления энергии, используемой частотой и длиной командного цикла.