Задания для самопроверки

1. Объяснить работу элемента положительной и отрицательной логики. Использовать для этого временные диаграммы работы (см. рис. 6.1, б, д).

2. Объяснить принцип работы элемента, назначение компонен­тов схемы. Дать анализ статического режима работы схемы. Объ­яснить основные аналитические соотношения.

3. Объяснить методику получения основных статических харак­теристик: входной, передаточной и выходной. Дать анализ основ­ных аналитических соотношений, касающихся указанных характе­ристик. Пояснить методику получения и семантику основных ста­тических параметров.

4. Дать анализ динамического режима работы элемента по эта­пам: включение, выключение. Пояснить основные аналитические выражения. Дать анализ временных диаграмм по переходным про­цессам.

5. Пояснить методику определения мощности потребления эле­ментом для статического и динамического режимов. Дать анализ основных аналитических выражений, относящихся к данному во­просу.

6. Рассказать об особенностях установки для исследования эле­ментов ЭСЛ. Указать назначение элементов управления, контроля и индикации. Объяснить порядок работы с установкой.

Лабораторная работа 15 исследование триггерных схем

Цель работы: ознакомление с основными схема­ми асинхронных и синхронных триггеров; изучение прин­ципа действия и логики работы асинхронных и синхрон­ных триггеров; освоение методики исследования асин­хронных и синхронных триггеров в статическом и дина­мическом режимах, определение основных параметров асинхронных и синхронных триггеров.

Краткие сведения из теории

Триггер – релейный элемент с двумя устойчивыми состояниями, выходной сигнал которого может изменяться в зависимости от вход­ных сигналов, принимая лишь одно из двух устойчивых состояний. Как элемент ЭВМ триггер предназначен для хранения двоичной информации, т. е. «1» или «0». Специальной организацией схемы элемента можно обеспечить запись, считывание, стирание и инди­кацию состояний двоичной информации триггера. Триггер в общем случае является сложным элементом и состоит из двух частей: управляющей и запоминающей. На рис. 7.1 показана схема триг­гера, где , , ..., –информационные статические входы; – динамический информа-ционный вход; , , ..., – тактовые статические входы (входы синхронизации); – динамический тактовый вход; – входы собственно триггера (запоминаю­щей части), устанавливающие триггер в состояние «1» (Bx1) и со­стояние «0» (Bx0). Если триггер изменяет свое состояние при изме­нении сигнала на тактовом входе из «0» в «1», то он имеет прямой динамический вход, если из «1» в «0», то – инверсный динамический вход С; Q, – прямой и инверсный выходы; , – обратные связи с прямого и инверсного выходов запоминающей части триг­гера на его управляющую часть; У – управляющая часть (пред­назначена для реализации входной логики и формирования сигна­лов); З –запоминающая часть (собственно триггер, предназначен­ный для хранения информации на триггере, характеризует состояние триггера в целом).

В частном случае в схеме триггера могут отсутствовать, на­пример, тактовые входы или управляющая часть в целом.

П

Рис. 7.1

рименительно к схемам триггеров различают следующие на­именования (функциональное назначение) входов: 1) вход для раз­дельной установки триггера в состояние «1» – S-вход, 2) вход для раздельной установки триггера в состояние «0» – R-вход; 3) вход для установки состояния «1» в универсальном JK-триггере – J-вход; 4) вход для установки состояния «0» в универсальном JK-триггере – К-вход; 5) счетный вход – Т-вход; 6) информацион­ный вход для установки триггера в состояние «1» или «0» D-вход; 7) подготовительный управляющий вход для разрешения приема информации – V-вход, 8) исполнительный управляющий (команд­ный) вход для осуществления приема информации (вход синхро­низации) – С-вход.

Примечание. При необходимости к буквам допускается добавлять цифры, например и т. д.

Существует большое разнообразие схем триггеров: RS, JK, RST и др. Указанное разнообразие обусловлено возможностью изменения структуры управляющей части.

По способу записи ин­формации различают триггеры асинхронные и синхронные (тактируе­мые). В асинхронных триггерах за­пись информации осуществляется не­посредственно с поступлением инфор­мационного сигнала на их вход. В синхронных триггерах, имеющих информационные и синхронизирующие входы, запись информации осуществляется только при подаче син­хронизирующего импульса.

По способу организации логических связей различают триггеры с раздельной установкой состояний «0» и «1» (RS-триггеры); со счетным входом (Т-триггеры); универсальные триггеры с раздельной установкой состояний «0» и «1» (JK-триггеры); с при­емом информации по одному входу (D-триггеры); универсальные с управляемым приемом информации по одному входу (DV-триггеры), комбинированные (RST-, JKRS-, DRS-триггеры) и со сложной входной логикой.

В настоящее время разработаны и используются различные триггеры в интегральном исполнении, построенные как на основе логических, так и других элементов. В данной работе исследуются триггеры, построенные на основе логических элементов.

Простейшей схемой триггера является схема, состоящая из двух элементов НЕ (рис. 7.2, а), где , , – информационные вхо­ды. 1, 2 – узлы, объединяющие информационные входы и сигналы обратной связи. С точки зрения требований логических построений схем, объединение сигналов в узлах 1, 2 некорректно. Поэтому схе­му, изображенную на рис. 7.2, а, следует представить в виде схемы, показанной на рис. 7.2, б. Так как сочетание элементов ИЛИ, НЕ является элементом Пирса, то, следовательно, схему на рис. 7.2, б можно представить так, как показано на рис. 7.2, в.

Таким образом, первым основным вариантом логической орга­низации схемы триггера являются два элемента Пирса, объединен­ные по схеме, изображенной на рис. 7.2, в.

В соответствии с принципом двойственности схем ИЛИ, И триггер, построенный так, как показано на рис. 7.2, в, можно пред­ставить схемой, изображенной на рис. 7.2, г. Так как сочетание элементов И – НЕ является элементом Шеффера, то схему тригге­ра, представленную на рис. 7.2, г, можно реализовать на основе элементов Шеффера (рис. 7.2, д).

Таким образом, вторым основным вариантом логической орга­низации схемы триггера являются два элемента Шеффера, объеди­ненные по схеме на рис. 7.2, д. Положения входов , триггера (рис. 7.2, д) взаимно противоположны соответствующим входам триггера (рис. 7.2, в). Соответственно третьим основным вариантом логической организации схемы триггера являются два элемента И–ИЛИ–НЕ, объединенные по схеме, показанной на рис. 7.2, е.

Существует большое разнообразие логических структур триггерных схем. Простейшая структура триггера содержит два логи­ческих элемента с инверсными выходами. Такой триггер имеет два информационных входа, предназначенных для установки его в со­стояние «0» и «1». Эти входы обозначают буквами R и S (Reset – сброс и Set–установка) соответственно. Такой триггер называют RS-триггером. Подключая на входы RS-триггера логические эле­менты, управляемые внешними сигналами и (или) сигналами обрат­ной связи, можно получить другие более сложные триггеры. Наи­более употребительные сочетания RS-триггеров и входных логиче­ских элементов получили специальные названия. При этом тип вход­ной логики обозначается одной или несколькими буквами, помещае­мыми перед словом триггер. Так, D-триггер (Delay–задержка) имеет лишь один информационный вход – D-вход, DV-триггер – это D-триггер с добавлением управляющего V-входа Т-триггер (триггер со счетным входом, Toggle – кувыркаться) при поступле­нии каждого сигнала на счетный вход меняет свое состояние на противоположное, RST-триггер имеет входы R, S, T.

Синхронные триггеры – триггеры, входные информационные сигналы которых стробируются периодическими сигналами. Под стробированием сигналов понимается выделение из информационных сигналов той части, которая свободна от ложных сигналов. Про­цесс стробирования периодическими сигналами называется синхро­низацией, а время, равное периоду следования синхронизирующих сигналов, – тактом. Синхронные триггеры могут быть однотактными, двухтактными, п-тактными (многотактными). Таким образом, в синхронных триггерах в отличие от асинхронных запись информа­ции осуществляется только при подаче синхронизирующего импуль­са. При этом переключение триггера происходит либо одновременно с поступлением синхронизирующего сигнала, либо с задержкой пос­ле окончания действия синхросигнала. Достоинством синхронных триггеров является также возможность исключения эффекта со­стязаний (гонок) посредством стробирования.

Синхронные триггеры реализуются посредством использования асинхронных триггеров. При построении синхронных триггеров на основе асинхронных необходимо учитывать в уравнениях, описы­вающих работу синхронных триггеров, наличие сигнала синхрони­зации (С). Так, в уравнении синхронного RS-триггера вместо сиг­налов R и S необходимо использовать сочетание сигналов CR, CS. По способу синхронизации различают триггеры: синхронные со статическим управлением записью, синхронные двухступенчатые, синхронные динамическим управлением записью. В свою очередь, среди синхронных триггеров различают триггеры, срабатывающие по уровню (в момент прихода сигнала синхронизации), и триггеры с внутренней задержкой, срабатывающие после окончания сигнала синхронизации. Кроме того, синхронные триггеры делятся на однотактные и многотактные. К многотактным относятся такие тригге­ры, для управления работой которых требуется серия из п такто­вых сигналов. Формирование нового состояния в них завершается с поступлением п-тактового сигнала. Тогда при п=2 получим двух­тактный, при п=3 – трехтактный триггер и т. д. Синхронные триг­геры получили большее распространение в современных ЭВМ, чем асинхронные.