- •Основы построения микропроцессорных систем
- •Основные определения и общие сведения
- •Типы информационного обмена
- •Параллельный обмен
- •Последовательный обмен
- •Протоколы обмена
- •1.3 Особенности применения цифровых микросхем
- •1.4 Структурные принципы микропроцессорных систем
- •Общая структура
- •Управление чтением и записью
- •Временные диаграммы чтения и записи
- •Подключение памяти и устройств ввода-вывода
- •Типы запоминающих устройств
- •Основные устройства микропроцессорной системы
- •Центральный процессор
- •Микропроцессор
- •Структура
- •Обработка команд
- •Временные диаграммы машинных циклов микропроцессора при чтении и записи
- •Система команд
- •Дешифратор адреса
- •Запоминающие устройства
- •Устройства ввода-вывода
- •Устройство звуковой сигнализации
- •Программируемый параллельный интерфейс
- •Универсальный синхронно-асинхронный приемопередатчик
- •Программируемый интервальный таймер
- •Программируемый контроллер приоритетных прерываний
- •Контроллер прямого доступа к памяти
- •Устройство индикации
- •Развитие архитектуры микропроцессорных систем
- •Технические требования
- •Сегментная модель памяти
- •Непрерывная модель памяти
- •Виртуальная адресация
- •Области оперативной памяти
- •Список литературы
- •Оглавление
- •1. Основы построения микропроцессорных систем 3
- •1. Основные устройства микропроцессорной системы 27
- •1. Развитие архитектуры микропроцессорных систем 76
Типы информационного обмена
Представление цифровых данных, каждому биту которых выделена отдельная линия шины, называют параллельным кодом. Передача этого кода осуществляется одновременно по всем выделенным линиям.
Цифровой код, изображенный последовательным временным рядом логических уровней, соответствующих значениям разрядов, называют последовательным. Каждый бит этого кода передается по одной и той же линии.
Любое из устройств МПС можно рассматривать как источник, или приемник данных, представленных параллельным или последовательным кодом, обмен которыми осуществляется в определенных режимах под управлением специальных сигналов. Согласование во времени формирования этих сигналов с приемом или выдачей информации называют протоколом обмена.
Параллельный обмен
Названный обмен означает прием (защелкивание) и выдачу данных в параллельном коде. Одним из широко применяемых устройств, реализующих данный тип обмена, является регистр, схема которого приведена на рис. 1.2. На схеме обозначено:
DD1 — DD8 — D-триггеры;
D0 — D7 — входная шина;
Q0 —Q7 — выходная шина;
Uc — напряжение импульсов синхронизации (вход, на который поступает импульс Uc обозначают STB);
Ucc — напряжение электропитания;
GND —заземление.
Заземление GND и напряжение электропитания Ucc в дальнейшем могут не обозначаться в схемах без необходимости.
Как образец рассмотрим запись в регистр 8-разрядного кода 00010101 (десятичное число 21). В соответствии с этим кодом на линиях D0 — D7 должны быть установлены следующие логические уровни:
D0 — U1;
D1 — U0;
D2 — U1;
Рис.
1.2
Рис.
1.3
D3 — U0;
D4 — U1;
D5 — U0;
D6 — U0;
D7 — U0.
Временная диаграмма процесса записи представлена на рис 1.3. Задний фронт импульса синхронизации (такта) Uc, поступающего на С-входы триггеров, осуществляет защелкивание входной информации. После этого на выходах Q0—Q7 установятся напряжения, уровни которых соответствуют принятому коду 00010101, а на линиях D0 — D7 может быть установлено другое число.
Рис.
1.4
Условное графическое обозначение ИМС параллельного регистра приведено на рис. 1.4. На электрических схемах эта ИМС обозначается так, как показано на рис. 1.4 а), однако в ряде случаев для многоразрядных шин (D0 — D7 и Q0—Q7) возможно применить сокращенное обозначение (см. рис. 1.4 б)). Такое обозначение будет применяться в дальнейшем при рассмотрении других цифровых ИМС, имеющих параллельные шины.
Последовательный обмен
Этот тип обмена означает прием и выдачу данных, представленных последовательным кодом. Распространенным устройством, принимающим информацию в этом коде, является сдвиговый регистр, схема которого приведена на рис. 1.5. Это устройство может состоять из множества триггеров, однако данный случай ограничивается рассмотрением трех. Процесс приема регистром последовательного 3-разрядного кода показан на временной диаграмме (см. рис. 1.6), отображающей пример записи двоичного числа 011 (десятичное число 3).
Работа устройства основана на запаздывании в триггерах выходных сигналов относительно входных на линиях D и С. В этой связи на временной диаграмме выдача данных на линии Q0 — Q3 запаздывает на время относительно заднего фронта STB.
Первый такт STB переключит из «0» в «1» только выход Q2 триггера DD1, поскольку запаздывание при переключении обусловливает в момент времени t1 запись «0» в DD2, а, следовательно, и в остальные триггеры. Во втором такте (момент t2) в DD2 будет записана «1», поэтому Q1 переключится из «0» в «1». После записи «0» в DD1 в третьем такте (момент t3) произойдет переключение Q2 обратно из «1» в «0». Выдача «0» на Q2 запаздывает, поэтому третий такт снова защелкнет «1» в триггере DD2, в связи с чем установленное ранее (в момент t2) состояние «1» на Q1 не изменится. Далее «1» на Q1 будет записана в триггер DD3, и на выходах регистра Q0 — Q3 установится параллельный код 011. Это позволяет рассматривать сдвиговый регистр как преобразователь последовательного кода в параллельный.