13. Архітектура пам’яті процесорів adsp-2100.

На рис. 4. показана базовая конфигурация системы.

Рис. 4. Конфигурация базовой системы ADSP-2181

ADSP-2181 обеспечивает различные опции интерфейсов памяти и периферии.

Память программ – 24-битное пространство для хранения кода программ и даты. ADSP-2181 имеет память для хранения 16384 24-битных слов памяти программ на кристалле с возможностью расширить до двух внешних элементов памяти размер по 8192 байт, используя внешнюю шину данных. Значение инструкций программ и данных могут быть прочитаны из внутренней памяти за один цикл.

Память данных – 16-битное пространство для хранения переменных данных и регистров команд. ADSP-2181 имеет 16384 16-битных слов памяти данных на кристалле с возможностью расширить до двух внешних элементов памяти размер по 8192 байт, используя внешнюю шину данных.

Байтовая память – обеспечивает доступ к 8-битнму пространству памяти через БПДП (BDMA) порт. Интерфейс байтовая памяти обеспечивает доступ к 4 Мб памяти, используя восемь лини данных в дополнение к линиям адреса. Это делает БПДП порт 22-битным. При включении питания, ЦПОС может автоматически загружать программу начальной загрузки из байтовой памяти.

Пространство ввода/вывода разрешает доступ к 2048 размещениям 16-битных данных. Оно используется для связи с параллельными периферийными устройствами, такие как преобразователи данных и внешние регистры или триггеры.

14. Система команд і регістри процесорів сімейства adsp-2100.

Семейство ADSP-2100 представляет собой ряд программируемых процес­соров и микрокомпьютеров на одном кристалле, которые объединяет общая базо­вая архитектура, оптимизированная для цифровой обработки сигналов и других операций в области высокоскоростной обработки цифровых данных. Отличие раз­личных процессоров семейства друг от друга заключается в числе и виде допол­нений к базовой архитектуре, а именно: внутренней памяти на кристалле, тай­мере, последовательных и параллельных портов. Кроме того, процессоры ADSP-21msp58/59 имеют на кристалле аналоговый интерфейс для обработки смешанных аналоговых/цифровых сигналов.

Семейство ADSP-2100 имеет унифицированный единый набор команд, постепенно расширяющийся сверху вниз с увеличением степени интеграции. Процессоры ADSP-2171, ADSP-2181 и ADSP-21msp58/59 имеют ряд дополни­тельных и усовершенствованных команд.

Набор команд семейства ADSP-2100 обеспечивает гибкость в пересылке данных. Многофункциональные команды соединяют одну или более пересылки данных с вычислениями. Каждая команда может быть выполнена за один цикл процессора. В языке ассемблер для читаемости и легкости кодирования исполь­зуется алгебраический синтаксис. Имеется набор программных и аппаратных средств, обеспечивающих отладку программы.

Каждая команда преобразовывается в 4-битное слово, которое может выполниться в одном командном цикле (черты RISK процессора). Многие команды ADSP могут быть условными. Доступны 16 кодов условий. Имеются многофункциональные команды, как средства распараллеливания.

Порт BDMA – позволяет загружать команды и данные из/в память с байтовой организацией. Может работать во время выполнения программы на ЦП.

Регистры BDMA.

BIAD – регистр адреса внутренней памяти порта. 14-битный начальный адрес;

BEAD – 14-разрядный адрес внешней памяти;

BWCOUNT – обращение по адресу. Младшие 14 бит – число передаваемых слов – автоматически декрементируется в процессе передачи, когда становится=0, ЦП выдает прерывание.

BMWAIT – 12-14 разряды регистра (программируемых флагов и управления типом памяти) позволяет управлять выбором состояния ожидания при обращении к байтовой памяти.

Рис. Регистры процессоров семейства ADSP-2100

IMASK

Обращение к регистрам может осуществляться двумя способами. Содержимое назначенных регистров, таких как MX0 и IMASK, может считываться и записываться при помощи непосредственных явных команд языка ассемблер. Например:

MX0=1234;

IMASK=0xF;

Регистр IMASK маскирует (блокирует) отдельные прерывания. Разрядность регистров IPC и IMASK отличается в разных процессорах, т.к. различные процессоры семейства ADSP-2100 поддерживают различное количество прерываний.

IFC

Регистр управления прерываниями.

0 – очистка приема SPORT1 или IRQ0

1 – очистка приема SPORT1 или IRQ1 (сброс стоящего в очереди прерывания)

2 – очистка BDMA

3 – очистка IRQE

4 – очистка приема SPORT0

5 – очистка передачи SPORT0

6 – очистка передачи IRQ2

7 – очистка передачи таймер

8 – вызов прерывания таймера

9 – вызов прерывания SPORT1 или IRQ0

10 – вызов прерывания SPORT1 или IRQ1

11 – вызов прерывания BDMA

11 – вызов прерывания IRQE

12 – вызов прерывания прием SPORT0

13 – вызов прерывания передача SPORT0

12 – вызов прерывания IRQ2

MSTAT

Биты управления различными возможными режимами и опциями хранятся в регистре состояния режима MSTAT. Регистр MSTAT содержит четыре бита, управляющих выбором теневых регистров вычислительных устройств, бит режима постановки, бит в обратном порядке для генератора адреса данных 1, биты режимов фиксации переполнения и насыщения для АЛУ. MSTAT имеет еще три дополнительных бита, указывающих на размещение результата умножителя, активизацию таймера и включение режима GO.

0 – выбор банка регистров;

1 – включить бит реверсной адресации DAG;

2 – режим защелкивания АЛУ;

3 – режим насыщения АЛУ;

4 – формат MAC (0 – дробные, 1 - целые);

5 – включение таймера;

6 – включение режима Go.

SSTAT

Регистр состояния стеков (SSTAT) содержит флаги заполнения стеков. Статус – read only.

0 – пустой стек программного счетчика;

1 – переполнение стека;

2 – пустой стек счетчика циклов;

3 – переполнение стека счетчика циклов;

4 – пустой стек состояния;

5 – переполнение стека состояния;

6 – пустой стек циклов;

7 – переполнение стека циклов.

ASTAT

ASTAT – флаги состояний арифметических операций:

AZ – флаг нуля, если выходное значение АЛУ R=0;

AN – флаг отрицания, R=0;

AV – флаг переполнения, когда исключающее ИЛИ выходных значений переноса двух самых старших слагаемых;

AC – флаг переноса, выходное значение бита переноса бита от слагаемого;

AS – знаковый бит порта X АЛУ (используется для abs);

AQ – частное/знак.

ICNTL

Регулирует чувствительность и порядок обработки прерываний.

0 – IRQ0\

1 – IRQ1 | - 0 – чувствительно к уровню, 1 – к фронту.

2 – IRQ2/

3 – вложенность прерываний (1 – разрешено, 2 - запрещено).

IDMA

Внешне выглядит как параллельный порт, позволяет host-машине читать или писать в память ADSP.

16-разрядная мультиплексированная ША и ШД, следовательно может осуществить доступ к 16-разрядной DM или 24-разрядной PM. Внешняя машина не влияет на производительность ЦП ADSP, пользуясь его памятью ЦП поддерживает начальную загрузку через IDMA, BDMA или из внешней памяти. Это определяется выводами BMOD и MMAP.