7. Risc-процесори.

МП с архитектурой RISC (Reduced Instruction Set Computers) используют сравнительно небольшой (сокращенный) набор наиболее употребляемых команд, определенный в результате статистического анализа большого числа программ для основных областей применения CISC–процессоров исходной архитектуры.

Все команды работают с операндами, размещенными в регистрах процессора, и имеют одинаковый формат. Обращение к памяти выполняется с помощью специальных команд загрузки регистра и записи.

Простота структуры и небольшой набор команд позволяют реализовать полностью их аппаратное выполнение и эффективный конвейер при сравнительно небольшом объеме оборудования. Поэтому RISC–процессоры в 2–4 раза быстрее имеющих ту же тактовую частоту CISC–процессоров с обычной системой команд.

Область применения RISC-процессоров:

• Встраиваемые системы микроконтроллеры (сигнальные процессоры);

• Графические 3D-ускорители;

• Высокопроизводительные серверы.

Основными производителями RISC-процессоров являются: IBM, Hewlett-Packard, Intel, DEC (Alpha).

На рисунке представлена обобщенная структура RISC-процессора:

Разработанный компилятор формирует эффективный машинный код в соответствии с которым система начинает обслуживать отдельные элементы RISC процессора. Одновременно на других процессорных системах происходит выбор последующих очередностей команд, что позволяет организовать «многозадачный» режим. Элементом (процессором) RISC-процессора является:

Система обслуживания выполняет функции выбора команд для работы элемента RISC-процессора. Она же является управляющей для блока событий (прерывания), который соответствующим образом следит за работой шины.

8. Архітектура сигнального мікропроцесора adsp.

Рис.1 представляет общую блок-схему ADSP-2181. Процессор содержит три независимых вычислительных устройства: АЛУ (ALU), умножитель/накопитель (MAC) и сдвигатель (Shifter). Вычислительные устройства обрабатывают 16-битные данные непосредственно и имеют возможности для поддержки вычислений многократной точности. АЛУ выполняет стандартный набор арифметических и логических операций; поддерживается также примитив деления. Умножитель/накопитель выполняет за один цикл умножение, умножение/сложение и умножение/вычитание, используя 40-битный аккумулятор. Сдвигатель выполняет операции логического и арифметического сдвига, нормализацию, деноpмализацию и определение порядка (деривация экспоненты). Сдвигатель может быть использован для эффективного управления числовыми форматами, включающими многословные представления и представления в виде плавающей точки.

Внутренняя шина результата (R) соединяет вычислительные устройства так, что выход любого устройства может быть входом любого в следующем цикле.

Мощный программный секвенсеp и два специально предназначенных адресных генератора обеспечивают эффективную доставку операндов к этим вычислительным устройствам. Секвенсеp поддерживает условные переходы, вызовы подпрограмм и возвраты в одном цикле. С помощью внутренних счетчиков цикла и стеков цикла ADSP-2181 выполняет циклические программы с нулевыми непроизводительными затратами; для поддержки программных циклов не требуются явные команды переходов.

Два адресных генератора данных (DAGs) обеспечивают адреса для одновременного выбора двух операндов (из памяти данных и памяти программ). Каждый DAG сопровождают и изменяют четыре адресных указателя.

Всякий раз, когда указатель используется, чтобы адресовать данные (косвенная адресация), он постмодифициpуется значением одного из четырех возможных регистров модификации. Чтобы реализовать автоматическую модульную адресацию для кольцевых буферов, к каждому указателю может быть присоединено значение данных.

Эффективная передача данных достигается использованием пяти внутренних шин:

- адресной шины памяти программ (PMA)

- шины данных памяти программ (PMD)

- адресной шины памяти данных (DMA)

- шины данных памяти данных (DMD)

- шины результата (R)

Две адресных шины (PMA и DMA) совместно используют одну внешнюю шину адреса, позволяющей расширить память вне кристалла, а две шины данных (PMD и DMD) совместно используют одну внешнюю шину данных. Байтовая область памяти и область памяти ввода/вывода также совместно используют внешние шины.

Память программ может хранить как команды так и данные, позволяя ADSP-2181 выбрать два операнда в одном цикле, один из памяти программ и один из памяти данных. ADSP-2181 может выбрать операнд из памяти программ и следующую команду в том же самом цикле.

Дополнительно к шине адреса и данных для подключения внешней памяти ADSP-2181 имеет 16-битный внутренний DMA порт (IDMA порт) для подключения внешних систем. IDMA порт состоит из 16 выводов данных/адресов и пяти выводов управления. IDMA порт обеспечивает прозрачный, непосредственный доступ к внутреннему ОЗУ программ и данных процессора.

Интерфейс к дешевой байтовой памяти обеспечивается байтовым DMA портом (BDMA порт). BDMA порт является двунаправленным и может непосредственно адресовать до четырех мегабайт внешнего ОЗУ или ПЗУ для хранения программных оверлеев и таблиц данных вне кристалла.

Интерфейс байтовой памяти и памяти ввода/вывода поддерживает медленную память и периферию ввода/вывода, распределенную на памяти с программируемой генерацией состояний ожидания. Внешние устройства могут добиться управления внешними шинами с помощью сигналов запроса шины/представления шины (BR, BGH и BG). Один из режимов выполнения программы (Gom Mode) позволяет ADSP-2181 продолжать выполнение программы из внутренней памяти. Нормальный режим выполнения требует остановки процессора во время предоставления шин. ADSP-2181 может реагировать на одиннадцать прерываний. Из них могут быть до шести внешних прерываний (одно чувствительное к фронту, два к уровню и три конфигурируемых) и семь внутренних прерываний, генерируемых таймером, последовательными портами (SPORTs), байтовым DMA портом и схемой понижения мощности. Существует также главный сигнал сброса RESET.

Два последовательных порта обеспечивают законченный последовательный синхронный интерфейс с необязательным аппаратным преобразованием и широким разнообразием работы в режимах страничной и безстpаничной передачи и приема данных. Каждый порт может генерировать внутренне программируемую тактовую последовательность или принимать внешнюю тактовую последовательность.

ADSP-2181 обеспечивает до 13 выводов флага общего назначения. Выводы входа и выхода данных в SPORT1 могут быть альтернативно конфигурированы как флаг входа и флаг выхода. Дополнительно существуют восемь флагов, которые программируются как входы или выходы, и три флага, которые всегда выходы.

Программируемый интервальный таймер генерирует периодические прерывания. 16-битный счетный регистр (TCOUNT) декрементируется каждые n циклов процессора, где n является значением масштаба и хранится в 8-битовом регистре (TSCALE). Когда значение счетного регистра достигает нуля, генерируется прерывание и счетный регистр перезагружается из 16-битного регистра периода (TPERIOD).