После прохождения импульса запирания через VDзап1 протекают этапы: рассасывания, подготовки, регенерации – в итоге которых VT1 закрывается, а VT2 – открывается. "+" левой обкладки конденсатора Сб2 приложен с одной стороны к базе закрывшегося VT1, а другой – к правому электроду VDзап1; с правой стороны "-" конденсатора Сб2 через открывшийся VT2 приложен к эмиттеру VT1 и через Rзап1 к электроду VDзап1 слева.
VDзап1 закрывается, отсекает "высокое напряжение" (т.е. то напряжение, до которого был заряжен Сб2 ) от источника запускающих импульсов, защищает его.
Отличие запуска по коллекторной цепи в том, что требуется большая мощность, т.к. необходимо преодолевать сопротивление базовых цепочек, все остальное аналогично.
Условное изображение этого триггера показано на рисунке 3.15.
Рисунок 3.15 – Условное обозначение триггера
S и R – начальные буквы слов Set и Reset.
Нормальное положение выходов — "0" и "1"; два "0" или две "1" – запрещенное состояние; схема не выжигается, но нарушается логика.
По входам:
—режим ожидания: два "0".
—опрокидывание: поочередная подача "1"
Вслучае возникновения помех возможна одновременная подача "1", на выходах будут два "0", – запрещенное состояние.
Этот триггер самый непомехоустойчивый; называется потенциальный, статический (в отличие от импульсных, динамических и их подобий).
3.2Счетный триггер
Всхеме, приведенной на рисунке 3.16, конденсаторы обязательны: без них триггер не опрокидывается, т.к. заряд конденсаторов выполняет роль памяти о
предыдущем состоянии. Например, если заряжен Сб2, то был открыт VT1 и закрыт VT2. Если заряжен Сб1, то наоборот.
119
Рисунок 3.16 – Счетный триггер
Запускающий импульс должен быть короче времени разряда заряженного конденсатора, потому что если он будет длиннее, то он поступает через VD1 и VD2 на базы открытого, например VT1 и закрытого VT2. У открытого VT1 протекают этапы: рассасывания, подготовки, закрывания – а VT2 остается закрытым. Конденсаторы Сб1 и Сб2 разряжаются, а VT1 и VT2 все еще закрыты длинным закрывающим импульсом; на выходах две "1" (запрещенное состояние). После снятия запускающего импульса один из транзисторов (например, VT1) вновь придет в открытое состояние, а VT2 останется закрытым, опрокидывания не будет. Если же запускающий импульс короче времени разряда, то после снятия его VT1 будет удерживаться закрытым зарядом Сб2, а VT2 открывается, т.к. заряд Сб1 почти нулевой. По коллекторам все аналогично, только добавляется закрывание соответствующих диодов напряжением источника питания. Например, после опрокидывания открывается VT2, образуется цепь:
земля···открытый VT2··· VD4 ···Rзап2 ···Е0,
диод VD4 закрывается, отсекая запускающий сигнал.
3.3 Триггеры на униполярных транзисторах
Данные триггеры широко применяются в интегральных микросхемах
(рисунок 3.17).
120
Рисунок 3.17 – Триггер на униполярных транзисторах
Здесь два ключа комплементарных на униполярных транзисторах, особенность лишь в том, что первый ключ повернут затворами в другую сторону.
Если соединить выходы со входами, то получим триггер.
На схеме, изображенной на рисунке 3.17, после включения напряжения питания устанавливается открытое состояние VT2 и закрытое VT4 (или наоборот, это зависит от несимметричности схемы).
Примем, что открыт VT2 и закрыт VT4, через открытый VT2 напряжение уровня земли подается на оба затвора VT3, VT4, следовательно, между затвором и истоком VT4 практически нулевая разность потенциалов, VT4 закрыт, как приняли, а VT3 открыт, т.к. между затвором и истоком VT3 разность потенциалов почти равна Е0.
Таким образом, через открытый VT3 напряжение +Е0 поступает на оба затвора VT1, VT2 одновременно, поэтому между затвором и истоком VT2 разность потенциалов почти Е0. VT2 открыт, как приняли, а VT1 – закрыт, потому как, к истоку и затвору VT1, приложено напряжение Е0, разность потенциалов почти нулевая.
Для опрокидывания применяется укорачивающие цепочки или VTзап. Если открыть VTзап, то уровень земли приходит на затворы VT1, VT2; VT2
закрывается, VT1 – открывается. Триггер опрокидывается.
3.4 Триггеры на логических элементах
На рисунке 3.18, а изображена схема триггера, повторяющая схему рисунка 3.1. Она приведена здесь для того, чтобы видеть, как, по аналогии, построена схема триггера на логических элементах рисунка 3.18, б.
121
Рисунок 3.18 – Триггер на логических элементах
В первой схеме последовательное соединение выходов со входами образует RS-триггер на 2-х инверторах. Аналогично, на 2-х логических инверторах после соединения соответствующих выходов и входов тоже получаем RS-триггер. При этом свободные входы используются для управления триггером. Можно объединить оба входа одной и той же логической схемы – будет то же самое. Условное изображение триггера представлено на рисунке 3.19.
122
Рисунок 3.19 – Условное обозначение триггера
На рисунке 3.20 изображены режимы работы данного триггера.
Рисунок 3.20 – Режимы работы триггера
В режиме ожидания на обоих входах «1», а управление переключения на обоих входах нулями (см. график 1). Поэтому на входах обычно ставят кружки
– инверсное управление. Длительность импульса tu не менее, нескольких средних времен задержки логики данной серии.
Графики рисунка 3.20,а изображают процессы в виде скачка. На самом деле на 3 и 4 графиках (рисунок 3.20, б) фронты и спады растягиваются и сдвигаются друг относительно друга. Из–за задержек одновременного процесса закрывания и открывания нет, поэтому нет и этапа регенерации, т.е. действия ПОС, как это было у триггеров на транзисторах.
123