В связи с тем, что оба логических элемента безусловно подчиняются нулю, на выходах возможно одновременное присутствие 2-х единиц (запрещенное состояние). Поэтому этот триггер не помехоустойчив, т.к. на один вход может поступать полезная информация, а на другой – помехи.
Триггер называется потенциальным, потому, что управляется в сущности вершинами и основаниями импульсов. Асинхронный триггер в связи с тем, что нет синхронизирующего входа.
3.5 Синхронный RS-триггер
На рисунке 3.21 представлен синхронный триггер.
Рисунок 3.21 – Синхронный триггер
Здесь в режиме ожидания на входах S, C, R "0". Опрокидывание: две "1" одновременно на S и С устанавливают триггер в "1"; Q = 1, Q = 0 . Если две единицы на R и S, то устанавливается "0"; Q = 0, Q = 1 . Одновременная подача 3-х единиц (учитывая помехи) порождает на выходах &1 и &2 нули, следовательно, на Q и Q триггера будет запрещенное состояние, – две единицы.
3.6Счетный триггер на логических элементах
Всвязи с тем, что в интегральных микросхемах конденсаторы нецелесообразны по конструктивным соображениям, производят усложнение электронной схемы триггера, применяют принцип двухступенчатости M-S (master–slave, хозяин–раб). На рисунке 3.22 изображена двухступенчатая схема счетного Т–триггера на логических элементах. Начальная буква Т от английского слова toggle – кувыркаться.
124
Рисунок 3.22 – Счетный триггер на логических элементах
Содержит ведущий Т1 и ведомый Т2 триггеры, поэтому на условном изображении рисунка 3.22, в две буквы Т, в отличие от RS-триггера. В сущности здесь два синхронных предыдущих RS-триггера (это видно на схеме рисунка 3.22, б. У них в режиме ожидания "0", управление "1". Добавлен
инвертор |
|
1 |
|
, плюс внешние соединения (печатные или проводниковые). |
||
|
|
|||||
Примем, что |
в |
триггере на выходе Q = 0, |
|
=1, то есть Т2=0. На вход поступает |
||
Q |
||||||
Т-импульс в виде "1", длительность которого не менее нескольких средних времен задержки логики данной серии; на выходе инвертора будет "0", который поступает на С-вход триггера Т2 и запрещает передачу информации по входам S и R триггера Т2.
Одновременно единица Т-входа поступает на С-вход триггера Т1. Кроме того "1" с выхода Q триггера Т2 поступает на вход S-вход Т1. На R-вход Т1 поступает "0" с выхода Q триггера Т2. Следовательно, две "1" входа S и С
записывают в Т1 единицу (как это было в синхронном триггере). Эта "1" поступает на S-вход триггера Т2 и дальше не передается до тех пор, пока действует "1" на счетном входе. Так как на выходе инвертора "0", то будет
125
запрет по С-входу Т2. После снятия "1" с Т-входа на выходе инвертора "1" , следовательно, на S и С-входах Т2 "1", которые запишут в Т2 "1". В сущности переносим информацию триггера Т1 в триггер Т2 по спаду Т-импульса. Поэтому на условном изображении рисунка 3.22, в наклонная косая черта с отрицательным наклоном. Если бы по фронту – черта с положительным наклоном.
3.7 D-триггер на логических элементах
D (delay)-задержка между фронтом импульса D-входа, на котором в ожидании "0", и спадом импульса С-входа. То есть этот триггер синхронный. Задержка может быть большой. В том случае, если на D входе в режиме ожидания "0" и спад С-импульса, то D-задержка должна быть принята от выбранного момента времени на D входе. Схема триггера изображена на рисунке 3.23. Начальная буква D от английского слова delay – задержка. Другое название – сохранять данные (date), поступившие однажды по D–входу.
Рисунок 3.23 – D–триггер на логических элементах
126
Примем, что триггер находится в "0", следовательно, Т1 и Т2 "0", Q = 0, Q =1. D-импульс высокого уровня (“1”) выделяет на выходе логического элемента & "0", который поступает на вход R ведущего триггера и образует запрет. Вместе с тем "1" поступает на вход S триггера Т1. Фронт – это "1", начало отсчета задержки. Во время действия D-"1" поступает синхронный С- импульс, который с одной стороны на выходе инвертора выделяет "0", следовательно, на С-входе Т2 тоже "0" (запрет). Одновременно "1" С-входа поступает на С-вход Т1. Две "1" S и С Т1 записывают в нем единицу. На верхнем выходе Т1 "1", на нижнем "0". Дальше передачи нет, так как на С- входе Т2 "0".
Только после снятия С-импульса на выходе инвертора будет "1", поступающая на С-вход Т2. Следовательно, в этом триггере записывается "1":
Q =1, Q = 0.
Для того, чтобы записать в D триггере "0", на D-вход подается "0" (или он уже там есть). Нужно принять решение относительно начала отсчета уже присутствующего "0". На С-вход подается "1", следовательно, по С и R-входам Т1 записывают в него "0"; нижний выход "1". После снятия С-импульса на входе, на выходе инвертора "1", следовательно, С и R-входы Т2 "1", которые записывают в Т2 "0"; Q = 0, Q =1
3.8 JK-триггер на логических элементах
Схема JK–триггера на логических элементах изображена на рисунке 3.24. J и К – это начальные буквы английских слов jump и keep – бросать и удерживать соответственно.
Рисунок 3.24 – JK– триггер на логических элементах
Это эквивалент RS-триггера: J~S
K~R
127