Регистры

Регистр- это типовой узел ЭВМ, который служит для запоминания и преобразования многоразрядных двоичных слов. Регистр состоит из триггеров и вспомогательных логических схем. В регистрах выполняется ряд микроопераций. К ним относятся: установка разрядов регистра в нулевое или единичное состояние; прием слова из другого устройства; выдача слов из регистра в прямом или обратном кодах; сдвиг слов в разрядной сетке влево или вправо; преобразование последовательного кода слова в параллельный и обратно. Регистры строятся на D, RS, JK-триггерах.

По способам приема и выдачи данных регистры делятся на параллельные, последовательные (сдвигающие) и последовательно-параллельные. В параллельных регистрах прием и выдача слов производится параллельно по всем разрядам. В последовательных регистрах прием и выдача разрядов слов осуществляется поразрядно. Такие регистры также называют сдвигающими. В реверсивных регистрах сдвиги осуществляются и вправо, и влево. В последовательно-параллельных регистрах имеются входы для параллельного и последовательного приема (выдачи) слов, что позволяет осуществлять преобразование последовательных кодов в параллельные и наоборот.

Рис.6.9.

По количеству каналов, по которым передается одна двоичная единица, различают парафазные и однофазныерегистры. В первом случае двоичные единицы передаются

по двум цепям каждая, т.е. каждый разряд передается в виде прямого значения переменной Xi и ее инверсии Xi, а в однофазных - только по одной цепи (Xi или Xi).

Рис.6.10.

На рис. 4.1а показан n-разрядный параллельный регистр с парафазным приемом и передачей информации. Прием парафазных кодов чисел X осуществ-ляется с помощью управляющего сигнала у₁. Микрооперации выдачи кода из регистра производятся с помощью сигналов y₂и у₃. Сигнал yg выдает содержимое в прямом коде,а у₃в обратном. Условные обозначения n-разрядного регистра на функциональных и структурных схемах приведены соответственно на рис. 4.1 б и 4.1 в. На рис. 1 4.2 а приведена функциональная 1. схема реверсивного сдвигающего регистра на D-триггерах. При подаче сигналов y₂=1 и y₁=1 выполняется микрооперация сдвига содержимого регистра вправо на один разряд. При наличии сигнала y₂=0 и у₁=1 содержимое регистра сдвигается влево на один разряд. Условное обозначение сдвигающих регистров на структурной схеме показано на рис. 4.2 б.

Основная литература: 4 [182-199], 7 [51-82]

Дополнительная литература:9 [236-283], 10 [35-61]

Контрольные вопросы:

12. Назовите основную функцию выполняемую мультиплексором?

13. Назовите основную функцию выполняемую демультиплексором?

14. Назовите основную функцию выполняемую компаратором?

15. В каких случаях демультиплексор называют полным?

16. Какой функциональный узел используется на управляющих входах мультиплексора?

Тема лекции 7. Типовые операционные блоки ЦУ и МПС. Счетчики. Сдвигатели. Полусумматор и ролный одноразрядный сумматор. Арифметическо-логическое устройство.

Счетчики

Счетчикомназывается узел ЭВМ, который служит для подсчета числа входных сигналов. Максимальное число, которое может быть представлено счетчиком, равно N=2ⁿ-1, что является емкостью счетчика, где n - разрядность счетчика.

Рис. 7.1. Трехразрядный счетчик с последовательным переносом

По направлению счета счетчики бывают суммирующие, вычитающие и реверсивные. По способу организации разрядного переноса различают счетчики:с последовательным, параллельным и комбинированным переносом. По основанию систем счисления различают:двоичные, двоично-десятичные, с произвольным основанием счета.

Рис. 7.2. Трехразрядный счетчик с паралельным переносом

Схема З-х разрядного счетчика с последовательным переносом на JK-триггерах приведена на рис. 7.1. Триггер ТТ₁(младший разряд) при C=1 переключается по каждому сигналу Х_сч. Поскольку выходы Q_iсоединены с C входами последующих триггеров, то сигнал Q₁является входным сигналом триггера TT₂, а сигнал Q₂входным сигналом триггера ТТз. Нетрудно убедиться, что начальное состояние счетчика равно 000. После первого сигнала Х_счего состояние изменится на 001, после второго 010 и т.п. После восьмого сигнала счетчик установится снова в 000.

Для повышения быстродействия счетчики выполняются с параллельным переносом, где длительность переходного процесса равна длительности переключения одного разряда.

На рис.7.2 а. приведена схема З-х разрядного вычитающего счетчика с параллельным переносом на синхронных DV-триггерах. Временная диаграмма показана на рис.7.2.б. В DV-триггерах соединение выхода Q_iс D_iвходом при V_i=1 позволяет работать в режиме Т-триггера. Переключение триггера производится по C_i-входу.

Рис. 7.3

Для работы счетчика в вычитающем режиме выходы Q_iсоединяются с V_iвходами последующего триггера. Пусть до подачи первого Х_cчтриггеры находятся в состоянии 111. После подачи 1-го импульса состояние счетчика изменится на 110, после второго - 101 и т.д. После подачи седьмого импульса во всех разрядах счетчиков установится 000.

Схема И₁(рис.7.2а) служит для организации параллельного переноса. Например, после установления в счетчике 100 схема подготавливает вход V₃триггера ТТз к переключению в новое состояние по сигналу очередного Хсч.

Схема десятичного счетчика с параллельным переносом приведена на рис.7.3.Состояния десятичного счетчика приве дены в табл.7.1. После подачи 8-го импульса в счетчике устанавливается код 1000 и уровень Q₄блокирует прохождению единичного сигнала на входы триггера TT₂схемой И₁. После 9-го импульса ТТ₁установится в единичное состояние, и единичный уровень с выхода Q₁подается на вход К триггера ТТ₄. Десятый импульс установит ТТ₁и ТТ₄в нулевое состояние.