Сумматоры

Сумматоромназывается узел ЭВМ, предназначенный для арифметического сложения кодов. Сумматоры в зависимости от используемых логических схем различаются на комбинационные и накапливающие. Комбинационный сумматор представляет собой комбинационную схему, которая формирует суммы слагаемых, подаваемых одновременно на входы схемы, и не имеет в своем составе элементов памяти. Накапливающие сумматоры имеют память, в которой накапливают результаты суммирования.

По числу входов различают полусумматоры, одно и многоразрядные ( параллельные) сумматоры. В зависимости от того, как организованы межразрядные переносы, сумматоры делятся на сумматоры с последовательным, параллельным и групповыми переносами. В зависимости от системы счисления, сумматоры бывают двоичные, десятичные и прочие.

Рис. 7.4. Схема полусумматора

Основу всех сумматоров составляют одноразрядные сумматоры. Причем, сложение n-разрядных чисел осуществляется с помощью n одноразрядных сумматоров коммутацией цепей их переноса.

Одноразрядные сумматоры. Одноразрядные сумматоры предназначены для сложения одноименных разрядов двух слагаемых (х_iи у_i) с учетом переноса из предыдущего разряда (Р_i-1) и вырабатывают в том же машинном такте значения суммы (S_i) и переноса в следующий разряд (P_i). Другими словами одноразрядный сумматор складывает три бита x_i, y_iи Р_i-1и формирует S_iи Р_i.

Сумматоры, в которых при сложении двух слагаемых (х и у) не учитывается перенос из младшего разряда, называют полусумматорами. Полусумматор имеет два входа

(x_iи y_i) и два выхода Р_iи S_i. Таблица истинности полусумматора может быть записана в виде табл. 4.5., по которой записываются логические функции S_iи P_i:

Табл. 7.1. Табл. 7.2.

xi	yi	si	pi		n/n	xi	yi	pi-1	si	pi
0	0	0	0		0	0	0	0	0	0
0	1	1	0		1	0	0	1	1	0
1	0	1	0		2	0	1	0	1	0
1	1	0	1		3	0	1	1	0	1
					4	1	0	0	1	0
					5	1	0	1	0	1
					6	1	1	0	0	1
					7	1	1	1	1	1

S_i=x_iу_i=_iу_i+x_ii; (7.1)

P_i=x_iу_i

На рис. 7.4. показана схема полусумматора и его обозначение на функциональных схемах.

Таблицу истинности одноразрядного сумматора можно записать в виде табл. 4.6.

По табл. 7.1составим булевы функции для суммы и переноса:

(7.2.)

(7.3)

Преобразуя (7.1) получим:

(7.4)

Схема одноразрядного сумматора, построенного по формулам (7.2) и (7.3), показана на рис.7.5. Преобразуя формулы (7.2) и (7.3), можно получить различные соотношения, которые позволяют построить различные варианты функциональных схем полного сумматора.

Рис. 7.5. Однорахрядный полный сумматор

Многоразрядные сумматоры.

В зависимости от того, как обрабатываются (суммируются) разряды n-разрядных чисел, различают многоразрядные сумматоры последовательного и параллельного действия.

В последовательных сумматорах поразрядная обработка слагаемых производится последовательно. При этом разряды суммы запоминаются в регистре суммы, а перенос запоминается на один такт в дополнительном триггере. Перенос поступает на вход сумматора вместе со слагаемыми очередного разряда. Процесс продолжается до тех пор, пока полностью не сформируется результат. Структура многоразрядного сумматора последовательного действия показана на рис. 7.6. Сдвигающие регистры РгХ и PrY служат для хранения и сдвига операндов вправо. PrZ - для приема разрядов суммы с выхода одноразрядного сумматора. Поразрядное суммирование производится в сумматоре. Перенос из предыдущего разряда запоминается в D-триггере.

В многоразрядных сумматорах параллельного действия разряды слагаемых обрабатываются параллельно. Количество сумматоров в них соответствует разрядности обрабатываемых чисел. По способу реализации цепей переноса сумматоры параллельного действия могут иметь следующую организацию: сумматоры с последовательным, одновременным и групповым переносом.

В сумматорах с последовательным переносом перенос распространяется последовательно (рис. 7.7) Максимальное время распространения переноса составляет: t_max=t₁n, где t₁- время распространения переноса в одном разряде; n - число разрядов сумматора.

В сумматорах параллельного действия с одновременным переносом сигнал переноса вырабатывается одновременно во всех разрядах. Рассмотрим синтез схем одновременного формирования переносов в 4-х разрядных сумматорах.

Рис. 7.6. Последовательный сумматор Рис. 7.7.Паралельный сумматор

Введем обозначения:

h_i=x_i+у_i (7.5)

g_i=x_iy_i(7.6)

Подставляя (4.14 и 4.15) в (4.8) для Pi, получим:

P_i=g_i+h_iP_i-1(7.7)

Функцию g_i=x_iy_iназывают функцией формирования переноса, а h_i=x_i+у_i- функцией распространения переноса.

Путем несложных преобразований из множества аргументов любой функции (4.16) можно исключить все переменные Р₁, ...P_n. Например, при n=4

P₁=g₁+h₁P₀

P₂=g₂+h₂P₁=g₂+g₁h₂+h₁h₂P₀

P₃=g₃+h₃P₂=g₃+g₂h₃+g₁h₂h₃+h₁h₂h₃P₀

P₄=g₄+h₄P₃=g₄+g₃h₄+g₂h₃h₄+h₁h₂h₃h₄+h₁h₂h₃h₄P₀

В этих формулах Р₀- внешний перенос.

Перенос для i-ro разряда:

P_i=g_i+g_i-1h_i+9_i-2h_i-1h_i+...+P₀h₀h₁...h_i (7.8)

Для образования переносов Р₁, P₂, ... Р_i-1необходимо предварительно получить функции h_iи g_iдля каждого разряда.

Функция S_iобразуется в соответствии с выражением (4.10) в следующей форме:

S_i=(x_iy_i)P_i-1=(h_ig_i)P_i-1=(h_i-g_i)P_i-1=(h_i-g_i)P_i-1 (7.9)

В таких сумматорах с ростом разрядности возникает потребность в элементах с большим числом входов и большой погрузочной способностью. Например, при n=8 потребуются элементы с числом входов 8 и коэффициентом разветвления 16, что может превышать возможности базовых логических элементов, на основе которых строится сумматор. Поэтому принципы одновременного формирования переносов используются в сумматорах с групповыми переносами. В многоразрядных сумматорах с групповым переносом сумматоры разбиваются по несколько групп (l) по m-разрядов. В таких сумматорах внутри каждой группы используются схемы с одновременным переносом, а между группами - с последовательным или одновременным.

Параллельные сумматоры с групповыми переносами, где переносы внутри групп формируются одновременно, а между группами последовательно, называют сумматорами с цепными переносами. В сумматорах с цепными переносами перенос из группы определяется по формуле:

P_m=g_m-1+h_m-1g_m-1+...+g₀h₁h₂...h_m-1+h₀h₁...h_m-1P₀ (7.10)

где g_i=x_iу_i(i=1,2,...,m-1) и Р₀- входной перенос. Сумматоры, где переносы внутри групп и между группами формируются параллельно, называются сумматорами с параллельно-параллельным переносом.

В таких сумматорах дважды повторяется одна и та же схема для организации одновременного переноса внутри групп и между группами, причем для сумматора в целом группы играют ту же роль, что и одноразрядные сумматоры для групп. Для каждой группы вырабатываются функции генерации (G) и передачи переносов (Н)7.

Функция генерации группы

G=g_m-1+g_m-2h_m-1+g_m-3h_m-2h_m-1+...+g₀h₁...h_m-1

Функция передачи переносов группы

H=h₀h₁...h_m-1

Сигнал переноса для группы вырабатывается согласно формуле

P_j=G_j+G_j-1+G_j-2H_j-1+...+G₁H₁...H_j+PH₁...H_j

где J=1,l-1

Сумматор с групповой структурой широко применяется в современных ЭВМ.

В заключении этого параграфа рассмотрим синтез четырехразрядного двоичногосумматора с одновременным переносом на ПЛМД. Из (4.11) и (4.13) имеем:

Si=(xiуi)Pi-1+(xiуi)i-1

Pi=(xiyi)+(xi+yi)Pi-1

После несложных преобразований получим:

Из множества аргументов любой функции для Sj и Pj можно исключить переменные Р₁, P₂ и Р₃. С учетом этого

Тогда для

Аналогично для

Подсчет показывает, что для реализации четырехразрядного двоичного сумматора с одновременным переносом требуется ПЛМД (5, 5, 25).

Многоразрядные накапливающие сумматоры.

В практических схемах ЭВМ комбинационные многоразрядные сумматоры снабжаются регистром, образуя совместно-накапливающий сумматор.

Рис. 7.8. Накапливающий сумматор

На рис. 7.8приведена структурная схема накапливающего многоразрядного сумматора, которая состоит из n-разрядного комбинационного сумматора (СМ) и п-разрядного регистра Рг. На левые входы подаются разряды числа А, а на вторые входы с выходов Рг. Сумматор реализует зависимость S:=S+A, т.е. к содержимому сумматора, имеющего память на Рг, добавляется очередное слагаемое, и результат снова запоминается в Рг, замещая рис. 4.17 собой старое содержимое.

Арифметико-логического устройства

В состав многих серий микросхем входят модули арифметико-логических устройств (АЛУ), где над входными величинами выполняются арифметические и логические операции, а также блок ускоренного переноса для этого АЛУ. Примером таких блоков служат микросхемы К155ИМЗ, К155ИП4, К1500ИП181, К1500ИП179. Условное обозначение микросхем АЛУ приведено на рис. 4.22 а.

Рис. 7.9. Микросхемы АЛУ.

На вход Р₀подается внешний перенос. На выходах F0F3 формируется выходное слово, Р₀является выходным переносом. Выходы G и Н позволяют получать функцию генерации и передачи переноса для групп, которые могут быть использованы для образования переноса в быстродействующих сумматорах. Результаты сравнения кодов А и В на равенство можно получить на выходе К.

Рис. 7.10. Схема соединения микросхем АЛУ

Для получения многоразрядного сумматора с цепным переносом достаточно соединить микросхему, как это показано на рис.7.10, где показаны только входы P₀и выходы P_n.

Для получения быстродействующего сумматора с последовательно-параллельным переносом необходимо использовать блок ускоренного переноса GRP, условное

Рис. 7.11. Сумматор с групповым преносом

обозначение которого приведено на рис. 7.11. Тогда структура 16 разрядного параллельно-параллельного сумматора имеет сладующий вид (рис.7.11)

АЛУ служит для выполнения арифметических операций сложения и вычитания, а также логических операций над oneрандами А и В. Разрядность операндов равна четырем, и в процессе обработки они подаются на соответствующие входы А0-АЗ и В0-ВЗ. Входы S0, S1, S2, S3 являются входами режима работы.

Табл. 7. 3.

Вход М задает характер выполняемых операций. Если M=1, то в зависимости от комбинаций сигналов Si выполняется любая из 16 логических операций. При М=0, то в схеме выполняются арифметические операции. Перечень операций, выполняемых АЛУ К155ИПЗ, приводится в табл. 7.3.

Основная литература: 4 [182-199], 7 [51-82]

Дополнительная литература:9 [236-283], 10 [35-61]

Контрольные вопросы:

1. Назовите основную функцию выполняемую сумматором?

2. Чем отличается полусумматор от полного сумматора?

3. Чем отличается сумматор последовательным переносом от паралельного?

4. Что такое арифметическо-логичсекое устройства (АЛУ)?

5. Чем отличается последовательнок соединение АЛУ от последовательного?

6. Какой функциональный узел используется для соединения АЛУ в групповую структуру?

Тема лекции 8. Запоминающие устройства (ЗУ). Назначение и основные характерис-тики. Классификация ЗУ. Иерархическая организация ЗУ . Полупроводниковые ЗУ. Постоянные запоминающие устройства. Сверхоперативные ЗУ. Организация буферных ЗУ

Назначение и основные характеристики

Запоминающие устройства (ЗУ) выполняют функцию памяти ЭВМ и предназначены для хранения данных и команд программ. В ЗУ записываются и хранятся предварительно составленные программы решения задач и исходные данные, а в процессе решения задач промежуточные и окончательные результаты. По мере необходимости эти данные считываются и направляются в другие блоки ЭВМ.

ЗУ, в основном, характеризуются емкостью и быстродействием. Емкость - максимальное количество единиц информации (машинных слов определенной разрядности или байтов), которые одновременно могут храниться в ЗУ. Поскольку емкость может быть очень велика (до 10¹²бит), то обычно используют более крупные единицы: килобайт-К (1 Кбайт = 1024 байт), мегабайты-М (1 Мбайт = 1024 Кбайт), гигабайт-Г (1 Гбайт = 1024 Мбайт). Временными параметрами ЗУ, по которым оценивается быстродействие, являются

цикл записи и цикл считывания. Цикл считывания и цикл записи определяются как время с момента выдачи процессором адреса требуемой ячейки памяти и сигнала на считывание или запись до того момента, когда заканчиваются все действия, обязанные с выполняемой операцией, и память будет готова реализовать следующую операцию. В полупроводниковых ЗУ, где информация не разрушается после чтения, если продолжительность этих циклов совпадает, то используется обобщающий термин цикл памяти.

Классификация ЗУ.

ЗУ классифицируются по ряду признаков. По назначению они разделяются на:

- внешние ЗУ (ВЗУ), которые предназначены для хранения больших объемов информации с емкостью до нескольких десятков или сотен Мегабайт;

- оперативные ЗУ (ОЗУ), которые служат для хранения оперативной информации, емкость которых достигает несколько десятков миллионов байт;

- сверхоперативных ЗУ (СОЗУ), которые служат для хранения интенсивно используемой на текущем этапе решения задачи информации. Быстродействие СОЗУ соизмеримо с быстродействием процессора;

- буферные ЗУ (БЗУ), которые используются для временного хранения данных в целях согласования скоростей работы различных устройств (например, СОЗУ и ОЗУ, процессор и ОЗУ, канал и ОЗУ и т.п.).

По методам размещения и способу поиска информации различают адресную, магазинную (стековую) и ассоциативную память (или ассоциативное ЗУ АЗУ).

Адресная память. В простейшей ЭВМ и ее микропрограммном устройстве управления слова информации (данные, команды и микрокоманды) размещались в ячейках памяти разной длины и отыскивались по адресу (номеру) этих ячеек. Подобный способ размещения и поиска информации чаще всего использовали и используют при организации основной памяти ЭВМ. Но несмотря на то, что разные ЭВМ могут обрабатывать слова разной длины, основная их память обычно имеет байтовую организацию.

Стековая память. Она состоит из ячеек, связанных друг с другом разрядными цепями передачи слов. Обмен информацией между процессором и стековой памятью (стеком) всегда выполняется только через верхнюю ячейку - вершину стека. При записи нового слова (команды, числа, символы и т.п.) все ранее записанные слова сдвигаются на одну ячейку вниз, а новое слово помещается на вершину стека. Считывание возможно только с вершины стека и производится с удалением (после считывания все слова сдвигаются на одну ячейку вверх) или без удаления считываемого слова. Такую память часто называют памятью, работающей по принципу "последним вошел первым вышел" или типа LIFO (LAST-IN FIRST-OUT).

Стековая память очень удобна для упрощенного решения многих задач, возникающих при работе с подпрограммами, обслуживании прерываний, построении трансляторов и т.д. В качестве стека можно использовать часть адресной памяти, что позволяет менять емкость стека и экономит аппаратуру. В некоторых машинах также используется и внешний стек.

Рис.8.1.

Принцип работы внешнего стека можно проиллюстрировать схемой, приведенной на рис. 5.1.

Стек состоит из регистров Р[0], P[1], ... Р[М), реверсивного счетчика адресов (СЧА) и дешифратора адресов (ДША). СЧА является указателем стека (УС). Перед началом работы установим в состояние "0" путем подачи сигнала СЧА:=0. После этого ДША указывает на P[0] и по сигналу ЗАПИСЬ слово загружается в стек с входной шины X и записывается в Р10. После чего с задержкой на время D, достаточной для выполнения микрооперации передачи Р[0]:=Х, состояние СЧА увеличится на единицу. Таким образом, при последовательной загрузке следующих слов они размещаются в регистрах Р[1], Р[2], Р[3] и т.д.

Чтение слова из стека производится по сигналу ч т е н и е, при поступлении которого состояние СЧА уменьшается на единицу, после чего на выходную шину У поступает слово, записанное в стек последним. Если слова загружались в стек в порядке А1, А2, АЗ, то они могут быть прочитаны ,, только в обратном порядке АЗ, А2, А1.

Ассоциативная память. Этот тип памяти обеспечивает возможность выбора информации по ее содержимому (по ассоциативному признаку или дескриптору). Поскольку восприятие этого типа памяти довольно затруднительно, поясним его на примере.

Пусть память ЭВМ состоит из достаточно длинных ячеек, в которых хранится информация об автомобилях, стоящих на учете.

Предположим теперь, что необходимо срочно получить сведения о всех черных автомобилях марки ЗАЗ-965, т.е. выбрать из памяти, декодировать и напечатать отдельные составные части (поля) всех ячеек памяти, первые десять разрядов которых содержат код

0101001001 , где 010100 код автомобиля ЗАЗ-965, а 1001 код черного учета.

Рис.8.2.

Если используется адресная память или стек, то процедура поиска и вывода нужной информации сводится к последовательному считыванию содержимого отдельных ячеек памяти, выделению с помощью маски 111111111100...00 десяти его первых битов, сравнению выделенных битов с отыскиваемым кодом (0101001001) и выводу информации при положительном результате сравнения. Это очень нерациональная процедура, так как при малом числе черных ЗАЗ-965 среди сотен тысяч автомобилей ЭВМ должна будет прочитать и проанализировать сотни тысяч ячеек памяти.

При использовании ассоциативной памяти время поиска резко сокращается. Рассмотрим как осуществляется поиск информации в ассоциативных запоминающих устройствах (АЗУ) по схеме, представленной на рис.5.2. Блок памяти состоит из двух частей. В первой части хранится основная информация, и называется блоком памяти основной информации (БПОИ), а в другой - ассоциативные признаки (БПАП). При чтении ассоциативные признаки опроса АПО и код маски записываются соответственно в регистр ассоциативных признаков опроса РгАПО и регистр маски РгМ. Поиск производится по содержанию разрядов РгАПО, которым соответствуют 1 в РгМ (незамаскированные разряды РгАПО). Далее в логическом блоке БПАП производится сравнение незамаскированных разрядов кода АПО с признаками, хранящимися в БПАП. Результаты сравнения фиксируются в регистре совпадения РгСВП, разрядность которого определяется количеством слов БПАП. Количество ячеек БПОИ, подлежащих к считыванию, определяется количеством единиц РгСВП, т.е. по одному коду АПО информация может быть считана из нескольких ячеек БПОИ.

По способу выборки информации различают два основных типа запоминающих устройств: с произвольной выборкойипоследовательной выборкой. Во-первых, время доступа к заданному слову не зависит от месторасположения этого слова в памяти, а во-вторых, зависит.

Память с произвольным доступом к словам, обычно называют оперативной памятью или оперативным запоминающим устройством (ОЗУ). Есть более дешевые элементы памяти, в которые единожды записывают 0 или 1 (при изготовлении или перед установкой в создаваемую ЭВМ). ЗУ, построенные на таких элементах, соответственно называют ПЗУ (постоянные запоминающие устройства) и ППЗУ (программируемые постоянные запо-минающие устройства). Одним из вариантов ППЗУ является СППЗУ (стираемое ППЗУ). Содержимое СППЗУ можно стереть в специальной установке, а затем вновь заполнить информацией.

К памяти с последовательной выборкой относят внешние запоминающие устройства (ВЗУ).

В зависимости от числа адресных и разрядных шин (проводников), соединенных с одним запоминающим элементом (ЗЭ), различают ЗУ системы 2D, 3D, 2.5D (D первая буква от английского слова dirnention - размерность). ЗУ системы 2D представляет из себя плоскую матрицу из 3Э. Выборка каждого ЗЭ в матрице осуществляется одной адресной и одной разрядной шиной. ЗУ системы 3D состоит из n плоских матриц, и в каждой матрице имеются п ЗЭ. Выборка 3Э из каждой матрицы осуществляется с помощью двух адресных шин, а запись и чтение кода производится по третьей - разрядной шине. В ЗУ 2,5D чтение осуществляется по адресной и адресно-разрядной шинам, а съем выходного сигнала - по третьей шине. Запись кодов в ЗЭ производится двумя шинами: адресной и адресно-разрядной.

В ЭВМ первых двух поколений в качестве ОЗУ и ПЗУ использовались в основном ЗУ на ферритовых сердечниках с прямоугольной петлей гистерезиса. В ЭВМ третьего и четвертого поколений нашли применение полупроводниковые ЗУ. Основными достоинствами ЗУ на полупроводниках по сравнению с ЗУ на ферритовых сердечниках являются: более высокое быстродействие, простота сопряжения ЗУ с другими устройствами ЭВМ, компактность, меньшая стоимость.