- •Учебная программа дисциплины – Syllabus
- •1. 1Данные о преподавателях:
- •1. 2 Данные о дисциплине:
- •1.5. Краткое содержание дисциплины:
- •1.6. Виды и перечень заданий и сроки их выполнения:
- •Виды заданий и сроки их выполнения
- •1. 7 Список литературы
- •1.8. Система оценки знаний
- •Распределение рейтинговых баллов по видам контроля
- •Календарный график сдачи всех видов контроля по дисциплине «Цифровые устройства и микропроцессоры»
- •Оценка знаний студентов
- •1.9 Политика и процедура
- •2. Содержание активного раздаточного материала
- •2. 1 Тематический план курса
- •Системы счисления
- •Кодирование положительных и отрицательных чисел
- •Алгебраическое сложение чисел с фиксированной запятой
- •Умножение чисел в прямом коде.
- •Умножение чисел в дополнительном коде.
- •Деление чисел с фиксированной запятой
- •Деление двоичных чисел в прямом коде.
- •Деление двоичных чисел в дополнительном коде.
- •Функции алгебры логики (фал).
- •Способы задания фал.
- •Комбинационные схемы и реализация булевых функций.
- •Конечные автоматы
- •Компаратор
- •Триггеры
- •Регистры
- •Счетчики
- •Сумматоры
- •Иерархическая организация зу
- •О рганизация буферных зу
- •Тема лекции 9. Микропроцессоры (мп) и микропроцессорные системы(мпс). Классификация мп и мпс. Структура базового мп
- •Структура базового мп
- •Микропроцессоры
- •Интерфейсы микро-эвм.
- •Озу динамического типа (dram)
- •Тема лекции 13. Архитектура микропроцессоров(мп) и микропроцессорных систем (мпс). Шинная организация ibm pc. Система шин. Передача информации в мпс. Методы ввода/вывода и их классификация.
- •Методы ввода/вывода и их классификация
- •Сигнальные процессоры dsp (цифровая обработка сигналов dsp (digital signal processor) ) представляют собой специализированные процессоры для приложений, требующих интенсивных вычислений .
- •2.3 Наименование тем лабораторные занятия, их содержание и объем в часах (15 часов)
- •2.4. Самостоятельная работа студентов под руководством преподавателя (срсп) (45часов).
- •2.6 Курсовая работа
- •2.7. Тестовые задания для самоконтроля с указанием правильных ответов (не более 30)
- •Коды правильных ответов
- •2.8. Перечень экзаменационных вопросов по пройденному курсу (80 вопросов)
- •Глоссарий
- •Умк дс обсужден на заседании кафедры
О рганизация буферных зу
Как мы отметили выше с целью уменьшения зависимости работы процессора от временных параметров ОП, а также уменьшения их взаимного влияния друг на друга в состав современных ЭВМ включается быстродействующая буферная память (БЗУ), которая "скрыта" от программиста, называемая Кэш-память.
Вероятность нахождения запрашиваемой информации в БЗУ зависит от ее емкости и размера блока данных, которыми обмениваются ОП и БЗУ. Размер блока обмена зависит от конкретных временных параметров процессора, БЗУ. В современных ЭВМ вероятность обращения к БЗУ составляет 0,89-0,95, т.е. эффективное время доступа к ОП приблизительно равно времени цикла БЗУ.
Таким образом, при удачном выборе объема БЗУ и размера блока обмена применения БЗУ позволяет использовать в качестве ОП ЗУ большой емкости с меньшим быстродействием. Емкость БЗУ колеблется в пределах от десятка до сотни Кбайт, а время цикла 40-100 нc и позволяет с темпом работы процессора осуществлять обращения к данным. Схема процессора с БЗУ приведена на рис. 5.21.
Рис.8.8 Рис.8.9
Любые изменения данных в блоках ОЗУ в результате выполнения команд дублируются в БЗУ. Благодаря этому не требуется дополнительного времени на перепись результатов из БЗУ в ОП при удалении блока из БЗУ.
Структурная схема БЗУ приведена на рис. 5.22. БЗУ состоит из двух основных частей: блока памяти БП и блока местного управления БМУ.
БМУ состоит из матрицы адресов (МА) (адресный массив), где хранятся адреса тех блоков информации ОП, которые в данный момент находятся в буферной памяти и таблице активности (ТА). По состоянию разрядов этой таблицы определяется блок информации в БЗУ, обладающий минимальной активностью, т.е. тот блок, к которому было самое давнее по времени обращение. Этот блок информации подлежит замещению, если требуется выбрать данные из ОП. В состав БМУ также входит логический блок ЛБ, который формирует адрес для обращения к ячейкам БП, в зависимости от состояния МА, ТА и входного адреса А.
Функционирование БЗУ можно представить следующим образом. Адрес А поступает в регистр адреса РА. Производится сравнение в ЛБ содержимого РА с содержимым адресного массива блоков, находящихся в БЗУ. В зависимости от результата сравнения возможны два решения работы:
1) Требуемый адрес находится в МА, тогда происходит считывание данных из БЗУ. В этом случае обращение к ОП не производится.
2) Требуемого адреса нет в МА. Тогда процессор обращается в ОП по адресу А. Нужные слова из блока данных передаются в АЛУ, а весь блок данных передается в БЗУ. Логический блок осуществляет поиск свободного места или места, которое может быть освобождено, и затем производится запись нового блока в свободный блок или замещает тот блок, к которому было самое давнее по времени обращение.
Таким образом, с помощью аппаратуры БЗУ автоматически реализуется механизм управления БЗУ: адресация, размещение и замещение блоков.
Основная литература: 4 [182-199], 7 [51-82]
Дополнительная литература:9 [236-283], 10 [35-61]
Контрольные вопросы:
Назовите основную функцию выполняемую ЗУ?
Чем отличается ПЗУ от ППЗУ?
Чем отличается динамическое ОЗУ от статического ОЗУ?
Что такое буферное ЗУ?
Чем отличается ассоциативное ЗУ от адресного ЗУ?
Чем отличается магазинный ЗУ от адресного ЗУ?