Порядок виконання завдання 1

1. Ознайомитись з теоретичними відомостями та завданням.

2. Дослідити будову та комплектацію навчального монтажного стенду, уточнити у викладача незрозумілі питання.

3. Розробити схему включення досліджуваної мікросхеми для проведення одночасного тестування всіх її логічних елементів.

4. Отримати у викладача допуск до реалізації розробленої схеми на навчальному монтажному стенді.

5. За розробленою схемою здійснити монтаж на навчальному стенді.

6. Використовуючи навчальний монтажний стенд провести тестування елементів досліджуваної мікросхеми шляхом подання на їх входи всіх можливих комбінацій вхідних сигналів.

7. За результатами тестування скласти таблицю істинності для першого логічного елемента.

8. На підставі отриманої таблиці істинності визначити логічну функцію, виконувану логічним елементом.

9. Повторити виконання пунктів 7 та 8 для інших логічних елементів.

10. Порівняти отримані таблиці істинності та зробити висновок про справність логічних елементів та мікросхеми в цілому (в справній мікросхемі всі логічні елементи повинні виконувати однакові логічні функції).

11. Навести умовне графічне зображення елементів мікросхеми.

12. За довідником визначити тип досліджуваної мікросхеми якщо відомо, що вона належить до серії К555.

13. Зробити підсумкові висновки за отриманими результатами та про досягнення мети лабораторної роботи.

Таблиця 1.1. Перелік мікросхем, що можуть надаватися, та функції елементів

Тип мікросхеми	Функції логічних елементів	Кількість елементів в корпусі
К555ЛА3	2І-НЕ	4
К555ЛЕ1	2АБО-НЕ	4
К555ЛИ1	2І	4
К555ЛЛ1	2АБО	4
К555ЛП5	2 виключальне АБО	4

Примітка: Методика визначення нумерації контактів мікросхем для повторення матеріалу наведена в додатку В

Лабораторна робота №2

Дослідження та проектування дешифраторів як елементів комбінаційних схем

Мета: вивчити методи проектування дешифраторів, отримати навички в побудові повного та неповного дешифраторів.

Теоретичні відомості.

(література: 1, c. 141-148;2, с. 125-136;3, с. 180-181;4,с. 601‑602)

Традиційно під дешифратором розуміють логічну схему для перетворення двыйкового коду в унітарний. Враховуючи характер переторення коду такі схеми також визначають як дешифратори унітарного коду. За співвідношенням кількості входів та виходів дешифратори поділяють на: повні та неповні.

Повний дешифратор

Повним називається дешифратор, який при кількості входів n має N=2ⁿ виходів. Для повного дешифратора унітарного коду характерними є також наступні властивості:

• активне значення вихідного сигналу з’являється одночасно лише на одному з виходів дешифратора;

• номер виходу, на якому з’являється активне значення вихідного сигналу, безпосередньо визначається кодом, що подається на входи дешифратора (наприклад, якщо вхідний код 000, то активне значення повинне формуватись на нульовому виході дешифратора, якщо вхідний код 001 - на першому і т.д.).

Принципи побудови повних дешифраторів розглянемо на прикладі трьохвходового дешифратора унітарного коду з активним високим рівнем вхідного сигналу. Для кількості входів n=3 (х₂, х_1, х₀) визначаємо кількість виходів N=2³=8 (у_7, у_6, у_5, у_4, у_3, у_2, у_1, у₀).

Виходячи з наведених правил отримаємо таблицю відповідності між вхідними (х_і) та вихідними (у_і) сигналами дешифратора (таблиця 2.1).

Таблиця 2.1

х2	х1	х0	у7	у6	у5	у4	у3	у2	у1	у0
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 1	0 0 0 0 0 0 1 0	0 0 0 0 0 1 0 0	0 0 0 0 1 0 0 0	0 0 0 1 0 0 0 0	0 0 1 0 0 0 0 0	0 1 0 0 0 0 0 0	1 0 0 0 0 0 0 0

Сукупність рівнянь (1), отримана на підставі даних таблиці 2.1 після проведення мінімізації, описує функції вихідних сигналів дешифратора.

(2.1)

На підставі рівнянь 2.1 побудуємо схему електричну функціональну дешифратора (рисунок 2.1), використавши в якості базових трьохвходові елементи “І”.

Наведений на рисунку 2.1 дешифратор у відповідності з таблицею 2.1 буде формувати активний високий рівень сигналу лише на одному з виходів, номер якого визначається вхідним кодом, а на інших виходах в цей час буде низький (неактивний) рівень сигналу.

Рисунок 2.1 – Схема електрична функціональна повного дешифратора на три входи з високим активним рівнем вихідного сигналу

Примітка: Якщо необхідно реалізувати повний дешифратор в іншому базисі, функції вихідних сигналів можуть бути перетворені під потрібний базис з використанням законів алгебри логіки.

Досить часто виникає потреба побудови повних дешифраторів з активним низьким рівнем вихідного сигналу.

Відповідно, у такого дешифратора тільки один з виходів знаходиться у стані логічного “0”, а інші у стані логічної “1” (таблиця 2.2). Номер активного виходу визначається аналогічним чином за вхідним кодом.

Таблиця 2.2

х2	х1	х0	у7	у6	у5	у4	у3	у2	у1	у0
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 1 1 1 1 1 1 0	1 1 1 1 1 1 0 1	1 1 1 1 1 0 1 1	1 1 1 1 0 1 1 1	1 1 1 0 1 1 1 1	1 1 0 1 1 1 1 1	1 0 1 1 1 1 1 1	0 1 1 1 1 1 1 1

За таблицею 2.2 отримуємо сукупність рівнянь для побудови дешифратора в обраному базисі.

(2.2)

На рис.1.2 зображено схему електричну функціональну повного дешифратора з активним низьким рівнем вихідних сигналів, реалізовану на базі елементів ”3АБО“.

Примітка: Оскільки дешифратор найбільш часто використовується в схемах дешифрації адресних сигналів, n-входові дешифратори часто визначають як n-адресні, тобто наведені на рисунку 2.1 і рисунку 2.2 дешифратори можна класифікувати як трьохадресні.

Рисунок 2.2 – Схема електрична функціональна повного дешифратора на три входи з низьким активним рівнем вихідного сигналу