Сумматоры с последовательным переносом

Простейший способ построения n-разрядного сумматора – это последовательное включение n одноразрядных сумматоров, складывающих одноименные разряды слагаемых (рис. 11.5).

На схеме выход переноса CR каждого разряда подключен к входу переноса cr соседнего старшего разряда.

а б

Рис. 11.5. Структурная схема (а) и условное обозначение сумматора (б)

Входной перенос всего n-разрядного сумматора подается на вход cr самого младшего разряда. Выходной перенос CR самого старшего разряда является выхо-дом переноса всего n-разрядного сумматора. Таким образом, задача построения сумматора с последовательным переносом сводится к построению схемы одноразрядного сумматора. Это наиболее простые схемы сумматоров.

Между тем, в сумматорах с последовательным переносом задержка TcrCR суммируется по всем разрядам, вследствие чего они обладают сравнительно низким быстродействием. Именно поэтому сумматоры с последовательным переносом выпускаются, обычно, разрядностью не более четырех.

Проблему быстродействия решают использованием схем сквозного и параллельного переноса, подобно тому, как это делается в счётчиках (смотри п.п. 7.2). В этом случае входной перенос каждого разряда вырабатывается независимо от переноса соседнего младшего разряда. Он формируется как функция только слагаемых и входного переноса cr_вх всего n-разрядного сумматора.

Однако диапазон разрядности, в пределах которого сумматор с параллельным переносом эффективен, невелик. С увеличением разрядности быстро растет число входов элементов И. Поэтому разрядность параллельного сумматора редко превышает 8. Четырехразрядный ИМ6 имеет вдвое меньшую задержку T_crCR по сравнению с ИМ3 тоже четырехразрядным, но с последовательным переносом.

Наиболее распространёнными микросхемами сумматоров являются К155ИМ1… К155ИМ3, К555ИМ6 К555ИМ7 и др.

11.2. Инкрементор

Полусумматоры, соединенные по тракту переноса цепочкой, образуют схему инкрементора (рис. 11.6). При уровне 0 на входе +1 инкрементор пропускает поданное на входы а_i n-разрядное число А без изменений. При уровне 1 на входе +1 к А добавляется 1, т. е. А + 1 = S.

а б в

Рис. 11.6. Структурная схема (а), условное обозначение (б)

и таблица истинности для одного разряда инкрементора (в)

11.3. Вычитатели (субтракторы)

Операция вычитания обратна операции сложения. Вычитание одного двоичного числа из другого в двоичной системе подобно вычитанию в десятичной системе:

Последний столбец характеризуется вычитанием с займом: для вычитания единицы из нуля из соседнего старшего разряда занимается единица. Эта занимаемая единица старшего разряда равна двум единицам соседнего младшего разряда.

Заем производится для тех разрядов, где вычитаемое больше уменьшаемого. Пример:

Стрелками здесь показан заем из соседнего разряда.

Для вычитания двух чисел могут быть собраны полувычитатели и вычитатели (полусубтракторы и субтракторы). Полувычитатель по принципу действия имеет два входа ─ для уменьшаемого и для вычитаемого и поэтому может быть использован только в высшем разряде многоразрядного вычитателя. В остальных разрядах должны быть полные вычитатели, которые имеют третий вход для приема сигнала займа. В виде самостоятельных изделий вычитатели не производятся. При необходимости вычитатель можно спроектировать подобно сумматору. Пример логической структуры полусубтрактора и его таблица истинности представлены на рис. 11.7.

Таблица 11.5

Умень-шаемое	Вычи-таемое	Раз-ность	Заем
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Рис. 11.7. Структура полусубтрактора и его таблица истинности