12.4. Схемы задержки импульса

Схемы задержки цифровых сигналов требуются для временного согласования распространения сигналов по различным путям цифрового устройства. Временные рассогласования прохождения сигналами заданных путей могут привести к критическим временным состязаниям, нарушающим работу устройств. На время прохождения влияют параметры элементов, через которые передаются цифровые сигналы. Изменяя эти параметры, можно изменять время распространения сигналов. Для изменения времени задержки используют электромагнитные линии задержки, цепочки логических элементов, RC-цепочки. Используя такие элементы, можно получить сужение, расширение сигналов, сужение со сдвигом относительно фронта входного импульса и т. д.

Для изменения длительности и смещения импульса относительно фронта часто используют естественную инерционность логических элементов. Одна из схем, использующих инерционные свойства логических элементов, представлена на рис. 12.8. (Подобная схема приводилась на рис.3.25 в п.п. 3.2.3)

а б

Рис. 12.8. Формирователь короткого импульса с задержкой относительно переднего фронта (а) и временная диаграмма (б)

Каждый логический элемент создает временную задержку, поэтому при появлении входного сигнала изменение уровня выходного сигнала после первого логического элемента U₁ происходит через время t_зд.р. Аналогично, через интервал временной задержки изменяются выходные сигналы других инверторов (U₂,U₃). Изменение состояния четвертого элемента нужно анализировать с учетом того, что здесь входы раздельные. До поступления входного сигнала на верхнем входе логического элемента DD4 была логическая 1, а на нижнем входе – логический 0. Поэтому в установившемся состоянии на выходе схемы был высокий потенциал (логическая 1).

После появления входного сигнала на нижнем входе элемента DD4 устанавливается логическая единица, на верхнем также пока еще действует 1. Поэтому на выходе схемы через время t_зд.р установится логический 0. Пройдя через три логических элемента, входной сигнал изменит значение U₃ c 1 на 0 (это верхний вход элемента DD4). Выходное напряжение схемы с учетом t_зд.р в элементе DD4 снова станет равно 1. Следовательно, схема формирует из переднего фронта входного сигнала короткий импульс длительностью 3t_зд.р со сдвигом относительно переднего фронта на t_зд.р. Задний фронт входного сигнала изменения состояния схемы на выходе не вызывает, поскольку к моменту появления 1 на верхнем входе элемента DD4 на нижнем уже существует 0. Поэтому 1 на выходе сохраняется до появления следующего входного импульса. Происходящие процессы без учета длительности фронтов импульсов представлены на временной диаграмме (рис. 12.8, б). Формируемый схемой сигнал имеет низкий уровень.

Если конъюнктор DD4 в схеме (рис. 12.8, а) заменить на дизъюнктор, а число инверторов сделать четным, то схема будет расширять входные импульсы на временной интервал, равный nt_зд.р, где n – число инверторов в цепи задержки. Схема расширителя импульсов и временная диаграмма его работы представлены на рис. 12.9.

а б

Рис. 12.9. Схема расширителя импульсов (а) и временная диаграмма (б)

Из временной диаграммы видно, что длительность выходного импульса больше длительности входного на 4t_зд.р.

Рассмотрены кратко лишь несколько схем последовательных формирователей импульсов. Дополнительные сведения можно найти в [1, 9,15].