Варианты заданий к лабораторной работе "Исследование мультиплексора".

Вариант	Логическая функция	Отношение чисел
1		у=1 при А=В
2		у=1 при АВ
3		у=1 при А>В
4		у=1 при А<В
5		у=1 при АВ
6		у=1 при АВ
7		у=1 при А=В
8		у=1 при АВ

16

ЛАБОРАТОРНАЯ РАБОТА № 9.

“ИССЛЕДОВАНИЕ СТЕКОВОГО ЗАПОМИНАЮЩЕГО

УСТРОЙСТВА”.

ЦЕЛЬЮ работы является ознакомление с принципами построения и функционирования оперативных запоминающих устройств с безадресной организацией памяти.

Краткие теоретические сведения.

Оперативное запоминающее устройство (ОЗУ) представляет собой совокупность запоминающих ячеек, называемых накопителем, и схем управления. В каждую из ячеек можно записать информацию в виде сигнала логического нуля или логической единицы и считывать ее на внешние устройства. Ячейки накопителя могут объединяться в группы. В этом случае запись информации производится сразу в группу ячеек, также одновременно осуществляется и считывание.

Основной характеристикой запоминающего устройства является его емкость, которая числено равна количеству запоминающих ячеек накопителя. Единицей измерения емкости является "бит" и производные от его величины 1Кбит=1К=1024 бит и т.д. Емкость многоразрядных ОЗУ обычно записывается в виде произведения количества групп запоминающих ячеек на их разрядность, например: 16×8 бит, 2К×16 бит.

Для записи и считывания информации из нужной ячейки ее необходимо активизировать, или выбрать, для чего требуется подать специальные управляющие сигналы. По способу выбора ячейки, то есть нахождения ее в массиве накопителя все ОЗУ можно разделить на два класса - адресного типа и безадресные, в состав которых входят и так называемые стековые ОЗУ.

В

117

ОЗУ первого типа имеется специальное устройство - дешифратор адреса. При подаче на его входы двоичного кода номера ячейки на выходе дешифратора, связанном с адресуемой ячейкой происходит формирование сигнала ее выбора. Особенностью адресных ОЗУ является возможность обращения к любым ячейкам накопителя в произвольной последовательности.

№	Логическая функция	№	Логическая функция
7		8
9		10

116

ЛАБОРАТОРНАЯ РАБОТА № 2.

"ИССЛЕДОВАНИЕ СУММАТОРА".

ЦЕЛЬЮ лабораторной работы является ознакомление с принципами работы двоичного, двоично-десятичного сумматоров и устройства вычитания кодов чисел.

К раткие теоретические сведения.

П

А0	В0	С0	S0	C1
0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 1 1 1 1	0 1 1 0 1 0 0 1	0 0 0 1 0 1 1 1
Рис. 2.1

олным одноразрядным двоичным сумматором называется комбинационная логическая схема, реализующая операцию арифметического сложения одноразрядных чисел А₀ и В₀ с учётом переноса С₀ из соседнего младшего разряда. Такое устройство кроме выхода суммы S₀ имеет дополнительный выход переноса С₁ в старший разряд, сигнал на котором появляется, если результат сложения больше единицы. Функциональное обозначение полного одноразрядного сумматора и его таблица истинности приведены на рис. 2.1.

Как следует из таблицы функционирования, сумма S₀ описывается логическим выражением:

, а функция переноса после минимизации будет иметь вид . Данные соотношения могут быть реализованы путем соответствующей обработки входных сигналов сумматора с использованием различных наборов логических элементов.

П

17

ри сложении многоразрядных двоичных чисел связь между разрядами осуществляется только через сигналы переноса из младших разрядовв старшие.

Э

Рис. 2.2

то позволяет сконструировать многоразрядный сумматор, соединяя в простейшем случае одноразрядные так, как показано на рис. 2.2, то есть последовательно. На рис.2.3 условно представлен процесс сложения двух четырехразрядных чисел 1110 и 1011 . Линиями обведены операнды, поступающие на входы каждого из одноразрядных сумматоров.

Недостатком, приведенного на рис. 2.2 сумматора с последовательным переносом, является значительное время требуемое на формирование результата. В общем случае задержка получения последнего разряда, а следовательно и всей суммы составляет

Рис. 2.3

, где - время задержки получения частичной суммы, а- время, через которое появляется сигнал переноса. Считая в первом приближении, что , получим, что.

Д

18

ля повышения быстродействия многоразрядных сумматоров применяются специальные методы ускорения переноса, что позволяет уменьшить время формирования результата до величиныпри любом количестве разрядов.

№	Адрес	Тип индикатора	№	Адрес	Тип индикатора
9	0 - 15 16 - 31	ОА ОК	10	0 - 15 16 - 31	ОК ОА

Формирователь логических функций.

№	Логическая функция	№	Логическая функция
1		2
3		4
115 5		6

м

Рис. 2.4

одуль ОЗУ в режим считывания и проверить правильность функционирования ОЗУ в качестве преобразователя кодов.

Все данные, полученные в ходе лабораторной работы, должны быть зафиксированы в рабочей тетради, в которой, по окончании работы делается соответствующая запись преподавателя.