- •Псковский политехнический институт
- •Псковский политехнический институт
- •Варианты заданий к лабораторной работе
- •3. Содержание отчета.
- •130 Содержание
- •Порядок проведения лабораторной работы.
- •20__ Год
- •Описание лабораторной установки.
- •Краткие теоретические сведения.
- •Описание лабораторной установки.
- •Варианты заданий к лабораторной работе "Исследование мультиплексора".
- •Краткие теоретические сведения.
- •К раткие теоретические сведения.
- •3. Содержание отчета.
- •Варианты заданий к лабораторной работе "Исследование оперативного запоминающего устройства".
- •Порядок проведения лабораторной работы.
- •Описание лабораторной установки.
- •Описание лабораторной установки.
- •Краткие теоретические сведения.
- •Варианты заданий к лабораторной работе "Исследование синхронного счетчика".
- •Порядок проведения лабораторной работы.
- •3. Содержание отчета.
- •3. Содержание отчёта.
- •Порядок проведения лабораторной работы.
- •Варианты заданий к лабораторной работе "Исследование сумматора".
- •Описание лабораторной установки.
- •Краткие теоретические сведения.
- •Описание лабораторной установки.
- •Порядок проведения лабораторной работы.
- •Краткие теоретические сведения.
- •3. Содержание отчёта.
- •Варианты заданий к лабораторной работе "Исследование счетчика Джонсона"
- •Варианты заданий к лабораторной работе "Исследование матричного умножителя".
- •Краткие теоретические сведения.
- •Порядок проведения лабораторной работы.
- •Описание лабораторной установки.
- •Описание лабораторной установки.
- •Порядок проведения лабораторной работы.
- •Краткие теоретические сведения.
- •Варианты заданий к лабораторной работе "Исследование кольцевого счетчика".
- •3. Содержание отчета.
- •Варианты заданий к лабораторной работе "Исследование алу".
- •Краткие теоретические сведения.
- •Порядок проведения лабораторной работы
- •Описание лабораторной установки.
3. Содержание отчета.
Окончательный отчет по лабораторной работе должен включать материалы предварительного отчета, а также описания хода экспериментов, полученные результаты, их анализ и соответствующие выводы.
При домашней подготовке к лабораторной работе рекомендуется использовать следующую литературу:
1. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. Учеб. пособие для спец. ЭВМ вузов. М.: Высш.шк. 1987 - 318с., ил. (стр. 62-80, 218-226).
2. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов. - М.: Горячая линия – Телеком, 2000. – 768 с.: ил. (стр.693-703).
3. Угрюмов Е.П. Цифровая схемотехника. – СПб.: БХВ – Санкт – Петербург, 2000.- 528 с.: ил. (стр. 175-185, 217-226)
Варианты заданий к лабораторной работе "Исследование оперативного запоминающего устройства".
Преобразователь кода.
№ |
Адрес |
Тип индикатора |
№ |
Адрес |
Тип индикатора |
1 |
0 - 15 16 - 31 |
ОА ОК |
2 |
0 - 15 16 - 31 |
ОК ОА |
3 |
0 - 15 16 - 31 |
ОА ОК |
4 |
0 - 15 16 - 31 |
ОК ОА |
5 |
0 - 15 16 - 31 |
ОА ОК |
6 |
0 - 15 16 - 31 |
ОК ОА |
7 |
0 - 15 16 - 31 |
ОА ОК |
8 |
0 - 15 16 - 31 |
ОК ОА |
114
В реальных схемах вычислительных устройств в качестве элементов многоразрядных арифметических блоков обычно используются четырехразрядные сумматоры, выпускаемые в виде отдельных микросхем. Функциональное обозначение такого сумматора и схема включения для наращивания разрядности приведены на рис. 2.4.
Десятичный код |
Двоичный код |
Двоично-десятичный код |
Шестнадцатеричный код | |||||||||
0 |
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
0 |
1 |
1 |
2 |
|
0 |
0 |
1 |
0 |
|
|
0 |
0 |
1 |
0 |
2 |
3 |
|
0 |
0 |
1 |
1 |
|
|
0 |
0 |
1 |
1 |
3 |
4 |
|
0 |
1 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
4 |
5 |
|
0 |
1 |
0 |
1 |
|
|
0 |
1 |
0 |
1 |
5 |
6 |
|
0 |
1 |
1 |
0 |
|
|
0 |
1 |
1 |
0 |
6 |
7 |
|
0 |
1 |
1 |
1 |
|
|
0 |
1 |
1 |
1 |
7 |
8 |
|
1 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
8 |
9 |
|
1 |
0 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
9 |
10 |
|
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
А |
11 |
|
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
В |
12 |
|
1 |
1 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
С |
13 |
|
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
1 |
D |
14 |
|
1 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
0 |
E |
15 |
|
1 |
1 |
1 |
1 |
|
1 |
0 |
1 |
0 |
1 |
F |
16 |
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
1 |
0 |
1 0 |
17 |
1 |
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
1 |
1 1 |
18 |
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
0 |
1 2 |
19 |
1 |
0 |
0 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
1 3 |
20 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 4 |
Рис. 2.5 |
19
В ряде случаев для повышения компактности записи двоичных кодов чисел используют шестнадцатеричную систему счисления, содержащую 16 символов для обозначения цифр. В таблице на рис. 2.5 приведен пример соответствия чисел в различных системах счисления.
Для преобразования двоичного кода в шестнадцатеричный, двоичное число начиная справа разбивается на тетрады - группы из четырех двоичных разрядов. Далее каждая тетрада заменяется соответствующим символом шестнадцатеричного, или как его часто называют, НЕХ-кода. Сложение чисел в шестнадцатеричном коде производится по тем же правилам, что и в двоичном или десятичном. На рис. 2.6а и 2.6б помещены таблицы-сложения чисел a и b, принимающих значения от 0 до 9 в десятичной и шестнадцатеричной системах счисления.
а в |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 | |||||||||||
0 |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 | |||||||||||
1 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 | |||||||||||
2 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 | |||||||||||
3 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 | |||||||||||
4 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 | |||||||||||
5 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 | |||||||||||
6 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 | |||||||||||
7 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
16 | |||||||||||
8 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
16 |
17 | |||||||||||
9 |
9 |
13 |
11 |
12 |
13 |
14 |
15 |
16 |
17 |
18 | |||||||||||
Рис. 2.6а. Таблица сложения чисел в десятичном коде | |||||||||||||||||||||
a в |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
| ||||||||||
0 |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
| ||||||||||
1 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
А |
| ||||||||||
2 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
А |
В |
| ||||||||||
3 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
А |
В |
С |
| ||||||||||
4 |
4 |
5 |
6 |
7 |
8 |
9 |
А |
В |
С |
D |
| ||||||||||
5 |
5 |
6 |
7 |
8 |
9 |
А |
В |
С |
D |
E |
| ||||||||||
20
|
6 |
7 |
8 |
9 |
A |
B |
C |
D |
E |
F |
|
содержимого ячеек накопителя ОЗУ выходы микросхем соединяются с соответствующими входами блока управления семисегментным индикатором. (имеющийся в нем тумблер позволяет реализовать режим индикатора с ОА и ОК);
б) включить питание макета и путем перебора адресов, проверить и зафиксировать в рабочей тетради содержимое ячеек накопителя, индикатор при этом удобно использовать в режиме ОК, так как светящемуся сегменту будет соответствовать логическая единица в соответствующем разряде;
в) занести в модуль ОЗУ значения представленных в варианте задания логических функций, перевести модуль в режим считывания и по показаниям семисегментного индикатора проверить правильность функционирования ОЗУ как универсального логического элемента (для удобства контроля целесообразно в таблице истинности, для каждой совокупности значений логических функций, нарисовать символ, который должен при этом отображаться на индикаторе, в этом случае контроль правильности функционирования производится по совпадению соответствующих символов);
г) проверить в режиме считывания независимость состояния выбранной ячейки модуля от изменения входных данных;
д) перевести модуль ОЗУ в режим хранения, проверить отсутствие влияния сигналов, поступающих по шинам данных, адреса и шине управления () на состояние какой-либо выбранной ячейки модуля, для чего в режиме хранения провести многократное изменение данных и сигнала , после этого перевести модуль в режим считывания и сравнить новое содержимое выбранной ячейки с прежним;
е) тумблером "Вкл." произвести кратковременное, на 3-5 сек. отключение питающего напряжения и после чего проверить, с фиксацией в рабочей тетради, содержимое всех ячеек накопителя модуля ОЗУ;
ж
113
личеством штеккеров. Включение стенда производится тумблером "Вкл". О наличии питающего напряжения +5В свидетельствует свечение зеленого светодиода.
При сборке схемы и в ходе работы запрещается подача каких-либо внешних управляющих сигналов на выходы элементов макета, находящихся в активном состоянии. Все изменения в схеме должны проводиться только при отключенном питании стенда.