- •Составитель: Валерий Анатольевич Засов
- •Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский
- •Оглавление
- •1.Принципы организации классической эвм
- •2.Структурная организация процессора
- •3.Принципы организации и программирование
- •4.Принципы организации и программирование
- •5.Структурная организация современных
- •Приложение 1.Список основных команд микропроцессора i8080
- •1.Принципы организации классической эвм и определение микропроцессорной системы
- •1.1.Принципы организации эвм Дж. Фон-Неймана
- •1.2.Определение микропроцессора и микропроцессорной системы
- •1.3.Понятие архитектуры микропроцессорной системы
- •1.4.Структура типовой микропроцессорной системы
- •1.4. Командный цикл и его фазы
- •Контрольные вопросы и задания
- •2.2.Устойство управления с аппаратной логикой
- •2.3.Устройство управления с программируемой логикой
- •2.4.Функция и структура арифметико-логического устройства
- •2.5.Система команд процессора и способы адресации
- •Контрольные вопросы и задания
- •3.Принципы организации и программирование
- •3.1.Структурная схема 8-разрядного микропроцессора
- •3.2.Программная модель 8-разрядной микропроцессорной системы
- •3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
- •3.4.Программирование на ассемблере 8-разрядного микропроцессора
- •3.5. Инструментальные средства разработки и отладки программ для 8-разрядных микропроцессоров
- •3.6. Пример решения задачи
- •3.7.Функциональная схема ядра 8-разрядной микропроцессорной системы
- •Контрольные вопросы
- •4. Принципы организации и программирование
- •4.1. Структурная схема микропроцессоров семейства i8086/8088
- •4.2.Функциональная схема центрального процессора на базе микропроцессора i8086/8088
- •Типы циклов шины мп i8086/8088 Таблица 4.2.
- •4.3. Конвейерный метод выполнения команд и направления его развития
- •4.4. Сегментная организация памяти и ее эволюция
- •4.5.Адресное пространство ввода – вывода
- •4.6.Программная модель микропроцессоров i8086/8088 и способы адресации
- •4.7. Описание системы команд 16-разрядного микропроцессора
- •4.8. Основные элементы программ на языке Турбо ассемблер
- •Контрольные вопросы и задания
- •5.Структурная организация современных микропроцессоров
- •5.1.Структура микропроцессора Intel Pentium 4
- •5.2.Структура микропроцессора amd Athlon
- •5.3.Гиперпотоковая технология организации вычислений
- •5.4.Эффективность многоядерной архитектуры микропроцессоров
- •5.5.Регистровые структуры 32-разрядных микропроцессоров
- •5.6.Регистровые структуры 64-разрядных микропроцессоров
- •5.7.Обобщенный формат команд и типы данных
- •Контрольные вопросы и задания
- •6. Организация памяти в микропроцессорных
- •Системах
- •6.1.Назначение, основные параметры и классификация видов памяти
- •6.2. Иерархическая структура памяти мс
- •6.3. Оперативные запоминающие устройства
- •6.4. Постоянные запоминающие устройства
- •7. Интерфейсы микропроцессорных систем
- •7.1. Назначение и функции интерфейсов
- •7.2. Принципы организации и классификация интерфейсов
- •7.3. Система интерфейсов компьютера
- •8.Способы обмена информацией между устройствами микропроцессорной системы
- •8.1. Программно – управляемый обмен и прямой доступ к памяти
- •8.2. Организация прерываний в мс
- •8.3. Циклы шины
- •9. Программируемый периферийный адаптер
- •9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
- •9.2. Управление работой программируемого периферийного адаптера
- •9.3. Примеры программирования периферийного адаптера
- •Признак pc7-pc4
- •Канал а Канал в
- •Контрольные вопросы и задания
- •10. Программируемый интервальный таймер.
- •Организация счета времени и событий
- •10.1.Назначение, структурная схема и программирование таймера.
- •10.2.Режимы работы таймера
- •10.3. Примеры программирования таймера
- •10.4. Организация счета времени и событий в мс
- •Контрольные вопросы и задания
- •Рассмотрим основные блоки программируемого связного адаптера.
- •11.2. Режимы работы связного адаптера
- •11.3. Управление работой и программирование связного адаптера
- •9.4. Особенности программирования асинхронных адаптеров коммуникационных портов компьютеров
- •11.5. Организация обмена между компьютерами по интерфейсу rs-232с
- •Контрольные вопросы и задания
- •Б иблиографический список
- •Список основных команд микропроцессора i8080
- •Список основных команд микропроцессора i8086/8088 и директивы языка Турбо Ассемблер
- •Основные директивы (псевдокоманды) языка
- •Турбо Ассемблер (tasm)
- •Типы символов в tasm
- •Команды передачи данных
- •Арифметические команды
- •Логические команды и команды сдвигов
- •Строковые или цепочечные команды
- •Команды передачи управления
- •Коды условий перехода (сс)
- •Команды управления микропроцессором
-
Контрольные вопросы и задания
1.Из каких основных устройств состоит процессор?
2.Какие функции выполняет устройство управления процессора?
3.Проведите сравнительный анализ устройств управления с аппаратной и программируемой логикой.
4.Какие из устройств управления обеспечивают большее быстродействие процессоров?
5.Какие из устройств управления обеспечивают реализацию большего набора команд процессора?
6.Какие функции выполняет арифметико-логическое устройство процессора?
7.Какие функции выполняет операционное устройство? Какие типы операционных устройств используются в микропроцессорах?
8.Какой формат команд применяется в микропроцессорах?
9.Назовите основные способы адресации.
10. Для каких целей используются системные команды микропроцессора?
3.Принципы организации и программирование
8-РАЗРЯДНЫХ МИКРОПРОЦЕССОРОВ
3.1.Структурная схема 8-разрядного микропроцессора
Структурную схему 8-разрядного МП рассмотрим на примере структурной схемы микропроцессора КР580ВМ80А (аналога МП i8080). Это простейший процессор, с изучения архитектуры и структурной организации которого начинается изучение микропроцессорной техники /11,12/. Структурная схема МП приведена на рис. 3.1.
МП имеет раздельные 16-разрядную шину адреса (AB) и 8-разрядную шину данных (DB). Шина адреса обеспечивает прямую адресацию внешней (оперативной) памяти объемом 64 Кбайта, 256 устройств ввода и 256 устройств вывода информации.
Функциональное назначение внешних выводов МП следующее:
АО - А15 – 16-разрядная шина адреса, обеспечивающая обращение к любой 8 разрядной ячейке памяти или внешнему устройству (ВУ);
DO – D7 – двунаправленная 8-разрядная шина данных, используемая для обмена информацией с запоминающим устройством (ЗУ) или ВУ;
SYNC – вывод для сигнала синхронизации начала каждого машинного цикла;
RD – вывод для строба ввода данных (чтение из ВУ или ЗУ);
WAIT – вывод для сигнала ожидания готовности;
– вывод для строба вывода данных (запись в ВУ или ЗУ);
HOLD – вывод для сигнала запроса доступа к шине, используется при обмене информацией по каналу прямого доступа к памяти;
HLDA – вывод для сигнала подтверждения доступа к шине, появляющегося на данном выводе в ответ на запрос доступа к шине;
READY – вывод для сигнала готовности ВУ к обмену информацией с МП БИС;
INT – вывод для сигнала запроса векторного прерывания, поступает от ВУ для перехода от основной программы к подпрограмме обслуживания прерывания;
INTE - вывод для сигнала разрешения прерывания;
RESET – вывод для сигнала начальной установки МП. При этом обнуляется программный счетчик, а также внутренние триггеры разрешения прерывания и подтверждения доступа к шине;
F1 и F2 – выводы для подачи тактовых сигналов.
Для хранения данных, использующихся в операциях, применяются 7 регистров общего назначения (РОН), составляющих сверхоперативное запоминающее устройство. Это, в первую очередь, аккумулятор (А), предназначенный для обмена информацией с ВУ. При выполнении арифметических, логических операций и операций сдвига он является источником операнда, в него же помещается результат выполнения операции. Шесть остальных регистров B, C, D, E, H, L составляют блок РОН. Они могут образовывать также регистровые пары (BC, DE, HL).
Указатель стека SP содержит адрес вершины стековой области памяти или адрес последней команды, записанной в эту область. SP адресует к ячейке памяти, в которую записана команда, выполняемая первой после возвращения из подпрограммы.
Программный счетчик команд PC используется для хранения адреса текущей команды. После выборки из ОЗУ текущей команды содержимое программного счетчика PC увеличивается на 1, формируя адрес следующей команды. При обращении к блоку памяти адрес может формироваться в регистровой паре HL. Регистр адреса RA служит для хранения и передачи адреса в буферный регистр BF A, а затем на внешнюю шину адреса.
Арифметико-логическое устройство (АЛУ) – основное операционное устройство МП. Оно выполняет 4 арифметические операции (сложение с передачей единицы переноса в младший разряд старшего байта и без ее учета, вычитание с передачей единицы заема из младшего разряда старшего байта в младший байт и без нее) и 4 логические операции («И», «ИЛИ», «исключающие ИЛИ», «сравнение»). АЛУ используется также для организации 4 видов циклического сдвига.
Отдельные биты регистра F характеризуют результат последней выполненной МП арифметической или логической операции:
Z – признак нулевого результата операции;
S – признак знака результата операции;
P – признак четности единиц в байте результата операции;
C – признак переносов в старший байт результата из младшего при сложении или заеме при вычитании;
AC – признак вспомогательного переноса.