- •Составитель: Валерий Анатольевич Засов
- •Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский
- •Оглавление
- •1.Принципы организации классической эвм
- •2.Структурная организация процессора
- •3.Принципы организации и программирование
- •4.Принципы организации и программирование
- •5.Структурная организация современных
- •Приложение 1.Список основных команд микропроцессора i8080
- •1.Принципы организации классической эвм и определение микропроцессорной системы
- •1.1.Принципы организации эвм Дж. Фон-Неймана
- •1.2.Определение микропроцессора и микропроцессорной системы
- •1.3.Понятие архитектуры микропроцессорной системы
- •1.4.Структура типовой микропроцессорной системы
- •1.4. Командный цикл и его фазы
- •Контрольные вопросы и задания
- •2.2.Устойство управления с аппаратной логикой
- •2.3.Устройство управления с программируемой логикой
- •2.4.Функция и структура арифметико-логического устройства
- •2.5.Система команд процессора и способы адресации
- •Контрольные вопросы и задания
- •3.Принципы организации и программирование
- •3.1.Структурная схема 8-разрядного микропроцессора
- •3.2.Программная модель 8-разрядной микропроцессорной системы
- •3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
- •3.4.Программирование на ассемблере 8-разрядного микропроцессора
- •3.5. Инструментальные средства разработки и отладки программ для 8-разрядных микропроцессоров
- •3.6. Пример решения задачи
- •3.7.Функциональная схема ядра 8-разрядной микропроцессорной системы
- •Контрольные вопросы
- •4. Принципы организации и программирование
- •4.1. Структурная схема микропроцессоров семейства i8086/8088
- •4.2.Функциональная схема центрального процессора на базе микропроцессора i8086/8088
- •Типы циклов шины мп i8086/8088 Таблица 4.2.
- •4.3. Конвейерный метод выполнения команд и направления его развития
- •4.4. Сегментная организация памяти и ее эволюция
- •4.5.Адресное пространство ввода – вывода
- •4.6.Программная модель микропроцессоров i8086/8088 и способы адресации
- •4.7. Описание системы команд 16-разрядного микропроцессора
- •4.8. Основные элементы программ на языке Турбо ассемблер
- •Контрольные вопросы и задания
- •5.Структурная организация современных микропроцессоров
- •5.1.Структура микропроцессора Intel Pentium 4
- •5.2.Структура микропроцессора amd Athlon
- •5.3.Гиперпотоковая технология организации вычислений
- •5.4.Эффективность многоядерной архитектуры микропроцессоров
- •5.5.Регистровые структуры 32-разрядных микропроцессоров
- •5.6.Регистровые структуры 64-разрядных микропроцессоров
- •5.7.Обобщенный формат команд и типы данных
- •Контрольные вопросы и задания
- •6. Организация памяти в микропроцессорных
- •Системах
- •6.1.Назначение, основные параметры и классификация видов памяти
- •6.2. Иерархическая структура памяти мс
- •6.3. Оперативные запоминающие устройства
- •6.4. Постоянные запоминающие устройства
- •7. Интерфейсы микропроцессорных систем
- •7.1. Назначение и функции интерфейсов
- •7.2. Принципы организации и классификация интерфейсов
- •7.3. Система интерфейсов компьютера
- •8.Способы обмена информацией между устройствами микропроцессорной системы
- •8.1. Программно – управляемый обмен и прямой доступ к памяти
- •8.2. Организация прерываний в мс
- •8.3. Циклы шины
- •9. Программируемый периферийный адаптер
- •9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
- •9.2. Управление работой программируемого периферийного адаптера
- •9.3. Примеры программирования периферийного адаптера
- •Признак pc7-pc4
- •Канал а Канал в
- •Контрольные вопросы и задания
- •10. Программируемый интервальный таймер.
- •Организация счета времени и событий
- •10.1.Назначение, структурная схема и программирование таймера.
- •10.2.Режимы работы таймера
- •10.3. Примеры программирования таймера
- •10.4. Организация счета времени и событий в мс
- •Контрольные вопросы и задания
- •Рассмотрим основные блоки программируемого связного адаптера.
- •11.2. Режимы работы связного адаптера
- •11.3. Управление работой и программирование связного адаптера
- •9.4. Особенности программирования асинхронных адаптеров коммуникационных портов компьютеров
- •11.5. Организация обмена между компьютерами по интерфейсу rs-232с
- •Контрольные вопросы и задания
- •Б иблиографический список
- •Список основных команд микропроцессора i8080
- •Список основных команд микропроцессора i8086/8088 и директивы языка Турбо Ассемблер
- •Основные директивы (псевдокоманды) языка
- •Турбо Ассемблер (tasm)
- •Типы символов в tasm
- •Команды передачи данных
- •Арифметические команды
- •Логические команды и команды сдвигов
- •Строковые или цепочечные команды
- •Команды передачи управления
- •Коды условий перехода (сс)
- •Команды управления микропроцессором
3.2.Программная модель 8-разрядной микропроцессорной системы
П рограммная модель 8-разрядной микропроцессорной системы, изображенная на рис.3.2, представляет собой совокупность программно доступных блоков системы.
В микропроцессоре КР 580ВМ80А почти все арифметические и логические операции, а также обмен информацией с ПУ осуществляется через однобайтовый аккумулятор, поэтому типовой формат данных для данного МП – 1 байт.
Ряд операций процессор может производить с двухбайтовыми словами данных, размещенными в регистровых парах или двухбайтовых регистрах.
В данном процессоре команды могут быть однобайтного, двухбайтного и трехбайтного форматов. Первым байтом во всех командах является код операции, выполняемой процессором. Вторым байтом, при двухбайтном формате команд может быть либо операнд, либо адрес порта. Вторым и третьим байтами, в трехбайтовых командах может быть либо двухбайтовый операнд, либо адрес ячейки памяти.
В кодах трехбайтовых команд вторыми байтами являются младшие, а третьими – старшие байты слов данных или адресов.
3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
Источниками и приемниками операндов команд служат регистровая память, память данных, а также порты ввода-вывода. Адрес операнда, считываемого или размещаемого в одном из адресных пространств микропроцессорной системы, называется исполнительным адресом. Метод построения исполнительного адреса называется способом адресации. В общем случае в поле команды можно выделить две части: код операции и адресную часть. Код операции указывает на вид действия, которое нужно произвести над операндом, указание на который определяется адресной частью /11,12/.
Рассмотрим основные способы адресации данных, предполагая, что МП имеет одно-, двух- и трехбайтовые форматы команд, 8-разрядные ячейки памяти и шины передачи данных. Однако рассмотренные способы являются общими и для старших моделей МП.
Прямая адресация. При таком способе адресации исполнительный адрес есть адрес, указанный в адресной части команды, который передается в регистр адреса. С помощью адресной части трехбайтных команд осуществляется обращение к ячейкам ОЗУ. При выполнении команд передачи управления адресная часть трехбайтной команды пересылается в счетчик команд.
Например, команда записи содержимого А в ячейку 35F7H ОЗУ имеет вид: STA 35F7H.
Если команда является двухбайтной, то адресная часть указывает адрес порта ввода-вывода. Например команда, пересылки содержимого А в порт вывода 15 имеет вид: OUT 15H.
Прямая регистровая адресация. Этот вид адресации используется для обращения к внутренним регистрам МП. Формат команд – однобайтный. Например, команда пересылки содержимого регистра B в регистр С имеет вид: MOV C,B.
Косвенная адресация. При этом способе адресации команда указывает адрес ячейки специальной памяти, содержащей исполнительный адрес. Наиболее часто в качестве специальной памяти используются РОН, а способ формирования исполнительного адреса именуется как косвенная регистровая адресация. Перед началом исполнения команды с косвенной регистровой адресацией значение исполнительного адреса с помощью отдельной команды заносится в одну из регистровых пар HL, BC или DE. Далее записывается собственно команда, использующая данный исполнительный адрес. Формат этой команды – однобайтный. Например, пересылка содержимого ячейки ОЗУ ABCDH (идентификатор M) с адресом, определяемым значением регистровой пары HL в регистр A выглядит так:
LXI H,ABCDH;
MOV A,M;
Косвенная загрузка аккумулятора А из ячейки памяти с адресом в регистровой паре BC имеет вид: LDAX B.
Косвенная адресация удобна при обработке регулярных структур данных, например массивов. В регистровую пару (указатель памяти) сначала загружается базовый начальный адрес массива, тогда переход к последовательным элементам массива осуществляется с помощью инкремента или декремента регистровой пары. Разновидностью косвенной регистровой адресации является адресация к ячейкам памяти по содержимому 16-разрядного регистра указателя стека SP.
Непосредственная адресация. Это такой вид адресации, при котором адресная часть команды представляет собой непосредственно операнд. В зависимости от разрядности операндов команды с непосредственной адресацией могут быть двух- и трехбайтные. Например, двухбайтная команда сложения содержимого А и числа 0FH имеет вид: ADI 0FH. С помощью команды LXI H,0809H в регистровую пару HL загружается двухбайтное число 0809H.
Индексная адресация. При такой адресации исполнительный адрес формируется путем сложения адресной части команды и содержимого специального регистра, называемого индексным. В рассматриваемом МП этот способ может быть реализован программным методом.