- •Составитель: Валерий Анатольевич Засов
- •Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский
- •Оглавление
- •1.Принципы организации классической эвм
- •2.Структурная организация процессора
- •3.Принципы организации и программирование
- •4.Принципы организации и программирование
- •5.Структурная организация современных
- •Приложение 1.Список основных команд микропроцессора i8080
- •1.Принципы организации классической эвм и определение микропроцессорной системы
- •1.1.Принципы организации эвм Дж. Фон-Неймана
- •1.2.Определение микропроцессора и микропроцессорной системы
- •1.3.Понятие архитектуры микропроцессорной системы
- •1.4.Структура типовой микропроцессорной системы
- •1.4. Командный цикл и его фазы
- •Контрольные вопросы и задания
- •2.2.Устойство управления с аппаратной логикой
- •2.3.Устройство управления с программируемой логикой
- •2.4.Функция и структура арифметико-логического устройства
- •2.5.Система команд процессора и способы адресации
- •Контрольные вопросы и задания
- •3.Принципы организации и программирование
- •3.1.Структурная схема 8-разрядного микропроцессора
- •3.2.Программная модель 8-разрядной микропроцессорной системы
- •3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
- •3.4.Программирование на ассемблере 8-разрядного микропроцессора
- •3.5. Инструментальные средства разработки и отладки программ для 8-разрядных микропроцессоров
- •3.6. Пример решения задачи
- •3.7.Функциональная схема ядра 8-разрядной микропроцессорной системы
- •Контрольные вопросы
- •4. Принципы организации и программирование
- •4.1. Структурная схема микропроцессоров семейства i8086/8088
- •4.2.Функциональная схема центрального процессора на базе микропроцессора i8086/8088
- •Типы циклов шины мп i8086/8088 Таблица 4.2.
- •4.3. Конвейерный метод выполнения команд и направления его развития
- •4.4. Сегментная организация памяти и ее эволюция
- •4.5.Адресное пространство ввода – вывода
- •4.6.Программная модель микропроцессоров i8086/8088 и способы адресации
- •4.7. Описание системы команд 16-разрядного микропроцессора
- •4.8. Основные элементы программ на языке Турбо ассемблер
- •Контрольные вопросы и задания
- •5.Структурная организация современных микропроцессоров
- •5.1.Структура микропроцессора Intel Pentium 4
- •5.2.Структура микропроцессора amd Athlon
- •5.3.Гиперпотоковая технология организации вычислений
- •5.4.Эффективность многоядерной архитектуры микропроцессоров
- •5.5.Регистровые структуры 32-разрядных микропроцессоров
- •5.6.Регистровые структуры 64-разрядных микропроцессоров
- •5.7.Обобщенный формат команд и типы данных
- •Контрольные вопросы и задания
- •6. Организация памяти в микропроцессорных
- •Системах
- •6.1.Назначение, основные параметры и классификация видов памяти
- •6.2. Иерархическая структура памяти мс
- •6.3. Оперативные запоминающие устройства
- •6.4. Постоянные запоминающие устройства
- •7. Интерфейсы микропроцессорных систем
- •7.1. Назначение и функции интерфейсов
- •7.2. Принципы организации и классификация интерфейсов
- •7.3. Система интерфейсов компьютера
- •8.Способы обмена информацией между устройствами микропроцессорной системы
- •8.1. Программно – управляемый обмен и прямой доступ к памяти
- •8.2. Организация прерываний в мс
- •8.3. Циклы шины
- •9. Программируемый периферийный адаптер
- •9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
- •9.2. Управление работой программируемого периферийного адаптера
- •9.3. Примеры программирования периферийного адаптера
- •Признак pc7-pc4
- •Канал а Канал в
- •Контрольные вопросы и задания
- •10. Программируемый интервальный таймер.
- •Организация счета времени и событий
- •10.1.Назначение, структурная схема и программирование таймера.
- •10.2.Режимы работы таймера
- •10.3. Примеры программирования таймера
- •10.4. Организация счета времени и событий в мс
- •Контрольные вопросы и задания
- •Рассмотрим основные блоки программируемого связного адаптера.
- •11.2. Режимы работы связного адаптера
- •11.3. Управление работой и программирование связного адаптера
- •9.4. Особенности программирования асинхронных адаптеров коммуникационных портов компьютеров
- •11.5. Организация обмена между компьютерами по интерфейсу rs-232с
- •Контрольные вопросы и задания
- •Б иблиографический список
- •Список основных команд микропроцессора i8080
- •Список основных команд микропроцессора i8086/8088 и директивы языка Турбо Ассемблер
- •Основные директивы (псевдокоманды) языка
- •Турбо Ассемблер (tasm)
- •Типы символов в tasm
- •Команды передачи данных
- •Арифметические команды
- •Логические команды и команды сдвигов
- •Строковые или цепочечные команды
- •Команды передачи управления
- •Коды условий перехода (сс)
- •Команды управления микропроцессором
1.4.Структура типовой микропроцессорной системы
МС состоит из построенного на базе МП центрального процессора (ЦП), основной памяти для хранения программ и данных, устройств ввода – вывода для связи МС с внешними (периферийными) устройствами (рис. 1.2.):
На физическом уровне ЦП взаимодействует с памятью и устройствами ввода – вывода через единый набор системных шин – системную магистраль (шину) SB (Systems Bus). В общем случае системная шина состоит из:
шины данных DB (Data Bus), по которой производится обмен данными между ЦП, памятью и устройствами ввода – вывода;
шины адреса AB (Address Bus), используемой для передачи адресов ячеек памяти и портов ввода – вывода, к которым осуществляется обращение;
шины управления CB ( Control Bus), реализующей функцию управления циклами обмена и работы системы.
Системная шина SB такого типа носит название трехшинной с раздельными шинами адреса и данных.
В некоторых МС с целью сокращения числа линий системной шины SB вводят совмещенную шину адреса/данных AD (Address/Data Bus), по которой передают как адреса, так и данные. Этап передачи адресной информации отделен во времени от этапа передачи данных и стробируется специальным сигналом ALE (Address Latch Enable), который включен в состав шины CB. Такую магистраль называют двухшинной (мультиплексированной) с совмещенными шинами передачи адреса и данных. Такую системную шину формирует, например, МП i8085 (К1821ВМ85А), МП i8086/88 (К 1810ВМ86), а также микроконтроллеры семейства MCS-51. В высокопроизводительных МС, выполненных на базе МП последних поколений (например, класса Pentium*), часто используются раздельные системные шины, как более быстродействующие.
Использование системной шины для организации взаимодействия модулей, образующих микропроцессорную систему, является отличительным признаком микропроцессорных систем. Шинные структуры унифицируют включение функциональных модулей в МС, благодаря чему системы приобретают свойства открытости и масштабируемости: функциональные возможности систем легко изменять за счет включения или удаления модулей. Недостаток шинной структуры состоит в том, что в каждый момент времени на шине допускается только один активный модуль, в распоряжение которого отдаются все ресурсы шины. В простых МС роль активного модуля всегда выполняет ЦП, который и организует управление шиной. В более сложных системах со многими активными модулями (параллельно работающими другими независимыми процессорами или сопроцессорами) ресурсы шины распределяются между ними в соответствии с последовательностью запросов на захват шины и приоритетными соглашениями. Другими словами в каждый момент времени обмен по шине допустим только между двумя модулями МС, другие же вынуждены ожидать своей очереди. Поэтому шина является одним из «узких мест» системы, ограничивающим ее быстродействие.
1.4. Командный цикл и его фазы
Работа ЦП состоит из ввода, обработки и вывода данных в соответствии с программой, хранимой в памяти CSEG.
Программа – это упорядоченная последовательность команд и данных. Процесс исполнения программы заключается в последовательности исполнения команд, образующих программу.
Команда – это функционально завершенное элементарное действие, которое определяется типом используемых данных, операций над ними, приемником размещения результата, а также источником получения следующей команды.
Время, необходимое для выполнения одной команды, называется командным циклом. Командный цикл делится на две фазы: выборки и исполнения. Работа ЦП заключается в непрерывном повторении чередующихся фаз командного цикла /6/.
Основное содержание фазы выборки состоит в считывании первого байта (слова) команды из памяти МС и его ввод в специальный регистр команд IR (Instruction Register). Считывание байта (слова) происходит по адресу, хранящимся в программном счетчике PC (счетчике команд). Одновременно с этим содержимое PC увеличивается на 1 или 2, указывая на следующий элемент объектного кода. Фаза выборки одинакова для всех команд.
Фаза исполнения состоит в дешифрации содержимого IR и выполнении действий, определяемых этим содержимым. Состав и порядок и порядок действий фазы исполнения для каждой команды свой. Эта фаза может включать считывание дополнительных байтов (слов) команды и соответствующего изменения PC, чтение операнда из памяти данных или обращение к портам ввода - вывода, собственно исполнение инструкции команды и размещение результата.
В классическом процессоре командный цикл состоит из указанных пяти действий - ступеней: одна - в фазе выборки и четыре – в фазе исполнения. Ступени командного цикла первых микропроцессоров выполнялись последовательно во времени, что существенно ограничивало быстродействие ЦП.
При включении источника питания или нажатии клавиши сброса RESET в PC записывается адрес первой команды программы. Далее выбирается и исполняется первая команда программы, по результатам которой управление передается второй и т. д. При считывании специальной команды останова МС приостанавливает свою работу до следующего пуска.
Существует возможность ввода – вывода данных из памяти на внешние устройства (ВУ) и обратно, минуя ЦП. В этом случае обмен данными выполняется через канал прямого доступа к памяти (ПДП), работой которого управляет специальная БИС – контроллер прямого доступа к памяти (КПДП). Этот режим обмена характеризуется большой скоростью и используется для ввода – вывода больших объемов данных.