Демультиплексор

Демультиплексор или распределитель выполняет функцию обратную мультиплексорам, т.е. преобразует последовательный вход в параллельный. Он осуществляет подключения входного сигнала на один из нескольких своих входов (каналов направления).

Для случая, когда n=4, демультиплексор в соответствии с сигналами на адресных входах V₁ и V₂ передает двоичную информацию со входа на один их четырех выходов y₁, y₂, y₃, y₄. В схеме даны описания логическими функциями перехода для каждого

выхода. (рис 13-7).

Рис. 13-7. Логическая схема демультиплексора.

Схема сравнения или компаратор

Цифровые компараторы применяются для выполнения сравнения двух чисел, заданных в двоичном коде. Эти компараторы могут определять для двух двоичных чисел «а» и « » операции а= , а> , a< . На рисунке 13-8 представлена схема одноразрядного компаратора, который представляет собой логический элемент «исключающее ИЛИ-НЕ». Работа схемы представлена таблицей истинности. Если, например, а> обеспечивается для четырехразрядного числа, в четырех случаях:

а₄> ₄ , а₄= ₄ и а₃> ₃ , или а₄= ₄ , а₃= ₃ и а₂> ₂ , или а₄= ₄ , а₃= ₃ и а₂= ₂ , а₁> ₁ . В том случае если поменять местами а_i и _i то а< .

Рис. 13-8. Логическая схема одноразрядного компаратора.

Таблица истинности одноразрядного компаратора:

а		y1(a > )		y3(a< )
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

Регистры (узлы накапливающего типа)

Регистр (RG) – это устройство для приема, преобразования, хранения и выдачи по команде информации. В качестве ячейки памяти используются RS, D или JK триггеры, которые могут хранить одноразрядные двоичные числа.

Для хранения n-разрядных чисел необходимо “n” триггеров.

Запись информации и считывание в триггере могут производиться:

1. Параллельно, всеми разрядами одновременно, т.е. во все разряды одновременно заносится один такт.

2. Последовательно, т.е. поочередно начиная со старшего или младшего разряда.

По способу ввода или вывода информации регистра различают:

1. Однофазного типа.

В этом случае операция производится только в прямом или только в обратном коде.

2) Парафазного типа.

В этом случае запись и считывание производится как в прямом так и в обратном коде.

Регистры также разделяют на:

1. Асинхронные (функцию тактирующих сигналов производят управляющие сигналы)

2. Синхронные (управляющие сигнала стробируются тактирующими импульсами. (Стробирующий сигнал - это импульс, выделенный во времени)

Набор элементарных операций:

1. Установка – это запись в операционный элемент двоичного кода (установка «0» во всех разрядах счетчика).

2. Передача – прием – перезапись кода числа из одного операционного элемента в другой.

3. Сдвиг – это изменение положения разрядов кода относительно первоначального.

4. Преобразования – это адресная передача сигнала от многих источников к одному потребителю.

Параллельный статический регистр

Схема параллельного статического регистра представлена на рис. 13-9.

Рис.13-9. Логическая схема параллельного статического регистра

Условное обозначение параллельного статического регистра:

Запись и хранение в параллельном статическом регистре .

Начальное состояние или ввод равняется «0», т.е. ввод отсутствует. На входах RS триггеры устанавливаются «1». Далее на х₂=0, на х₁=1, а при (запись и чистка) = 1 переключает логический элемент и на входе RS триггера T₁ появляется 0, а Q₁=1. (Смотри работу RS триггера). На входе T₂ остается 1 и соответственно на выходе T₂ Q₂=0.

Описанную работу регистра – это запись информации в регистр и ее хранение.

Считывание (рисунок 13-9).

На выходах у₁ и у₂, работающих в режиме хранения устанавливаются 0 при =1, на у₁=1, на у₂=0. Это и есть процесс считывания информации.

Параллельный регистр построенный на “n” триггерах (рисунок 13-10).

В исходное состояние (нулевое) на все n-триггеров необходимо подать TR=1 (TR подсоединяется ко всем RS триггерам к R см. предыдущую схему) запись и чистка.

Чтобы запомнить число х₁ значение всех всех его n разрядов подаются на входы х_i. Подача сигнала Т_пр(прямой)(это тактовый импульс). С числом х₁(х_i1, х_i2, … , х_in), которое хранится в регистре, могут выполняться поразрядные сложение числа, умножение и т.д. Когда подаются сигналы Т_пр следующие, триггеры, хранящие значение «1» в разрядах числа х₁, сохраняют своё состояние каким бы ни было значение одноименного разряда х₂, а хранившие «0» либо сохраняют его(если значение одноименного разряда х₂=0), либо переключаются в «1», если в разряде числа х₂ есть «1».

Рис.13-10. Схема параллельного регистра, построенный на “n” триггерах.

Ввод:

Вывод:

(однофазный ввод в прямом коде)

Последовательные сдвигающие регистра(RG )

В таких регистрах ввод-вывод регистрируемого кода производится последовательно разряд за разрядом со сдвигами (передачей) состояния предыдущего триггера последующему.

i-1	i	i+1
0	1	1
0	0	1
1	1	0
1	0	1
1	1	0

1–вправо

0–влево Сдвиг вправо на 1 разряд соответствует операции деления на 2, а сдвиг влево на 1 разряд соответствует операции умножения.

Последовательный регистр, построенный на D-триггерах (рис13-11).

Рис.13-11. Последовательный регистр, построенный на “D” триггерах (А) и его временная диаграмма (Б).

Условное обозначение последовательного регистра на D-триггерах:

По приходу тактового импульса «С» первый D-триггер записывает код «х» («0» или «1»), находящийся в этот момент на его D-входе, а каждый следующий D-триггер переключается в состояние, в котором до этого находился предыдущий. Таким образом записываемый сигнал проходит со входа D-триггера к выходу “Q” с задержкой, имеющий длительность большую, чем передний фронт тактового импульса. В этот момент и происходит запись информации. Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. Для записи «n»-разрядного кода необходимо «n» тактовых импульсов.

Расшифровка временной диаграммы

Допустим записано 4-х знаковое число (1011) в соответствующие разряды регистра Q₄ =1, Q₃ =1, Q₂ =1, Q₁ =1. Эта запись закончится после прихода 4-го тактового импульса. До следующего тактового импульса данное число хранится в регистре. Если необходимо получить хранимую информацию в последовательном коде, то ее снимают с Q₄ в момент прихода следующих 4-х тактов (5-8). Это и есть режим последовательного считывания. При каскадном последовательном соединении регистров увеличивается информационная емкость, которая характеризуется количеством разрядов в регистре.

Счетчики импульсов (CT_n).

1. Общие сведения.

Счетчик – это устройство у которого на входе есть последовательность импульсов, которые счетчик преобразует в цифровой код.

Счетчики – это конечные автоматы, внутреннее состояние которых определяется только количеством сигнала «1» пришедших на вход. Сигнал «0» не изменяет их внутреннего состояния.

Счетчики по направлению счета делятся на:

• Суммирующие;

• Вычитающие;

• Реверсивные;

Начальное состояние для суммирующих счетчиков «0», т.е. все обнулено. При поступлении одного импульса все увеличивается на 1 и т.д.

Для вычитающих счетчиков во всех разрядах не «0», а «1».Начальные состояния реверсивных счетчиков представляется различными комбинациями. Для построения счетчиков используются в основном Т-триггеры и JK-триггеры.

Параметры счетчиков:

1. М_сr (K_сr) – модуль счета, т.е. количество импульсов которое может быть сосчитано счетчиком;

2. Быстродействие Т_р – максимальная частота следования импульсов;

3. Количество триггеров, необходимых для работы счетчиков рассчитывают по формуле:

При М_сr = 2, N=1;

При М_сr = 10, N 4;

При М_сr = 2ⁿ, N=n;

Условное обозначение счетчика:

Счетчики в зависимости от М_сr делятся на :

• двоичные

• десятичные

• и т.д.

В зависимости от использования триггеров счетчики разделяются на:

• синхронные

• асинхронные.

Асинхронные последовательный двоичный счетчик с

последовательным переносом

Рис. 13-12. Схема асинхронного последовательного счетчика в последовательными переносами(АПДСПП) – (А), и его временная диаграмма (Б).

Синхронный параллельный двоичный счетчик (СТ₂)

Такой счетчик обладает высоким быстродействием, т.к. тактовые импульсы одновременно поступают на входы всех триггеров счетчика. На схеме рис 13-13 показано, что

Т₁, Т₂, Т₃ – … счетные входы, а Q₁, Q₂, Q₃ – прямые выходы.

Вначале на R подается «1» и устанавливается «0» на всех выходах. На замкнутых через & между собой входы T и Р₀ поступают счетные импульсы.

Первый импульс пройдет на вход первого триггера и опрокинув триггер D₁ в единичное состояние подготовит для передачи второго импульса на счетный вход D₂. Прохождение всех следующих импульсов дано на диаграмме (рис 13-16) и выполняются элементами D₄, D₅, D₆.

Рис. 13-13. Схема параллельного двойного счетчика (ПДС).

Рис. 13-14. Временная диаграмма ПДС.

Запоминающие устройства (ЗУ).

В вычислительных устройствах, которые предназначены для хранения, записи и считывания информации применяют запоминающие устройства.

Классификация ЗУ.

1. Оперативные запоминающие устройства (ОЗУ или RAM-Random access memory) эти устройства служат для записи и чтения информации в любом месте памяти.

2. Постоянные запоминающие устройства (ПЗУ или ROM-Ready only memory) эти устройства служат для считывания ранее записанной информации.

3. Перепрограммируемые (репрограммируемые) запоминающие устройства (РПЗУ). Эти устройства служат для однократного и многократного изменения информации в ПЗУ. ЗУ, которые программируются пользователем называются ППЗУ или PROM-programmable read-only memory).

ОЗУ – это простейшие ячейки памяти, построенных на биполярных транзисторных структурах, в которых используется для запоминания электроёмкость p-n перехода. Изменяющийся электрический заряд ёмкости соответствует логическому нулю или единице. Такие ЗУ ненадёжны в работе вследствие рассасывания заряда токами утечки. На практике широко применяются статические ОЗУ, в которых запоминающаяся ячейка выполнена на триггере, схема которого выполняется либо на биполярных транзисторах, либо на полевых транзисторах. Примером статического ОЗУ может быть параллельный регистр, но применяется он только для создания ОЗУ малой ёмкости.

В статических ОЗУ записанная информация постоянно сохраняется и не разрушается при её считывании.

Динамические ОЗУ. Элементом памяти может быть электроёмкость (например электроёмкость полупроводниковых устройств), что требует постоянного восстановления записанной информации в процессе её хранения. Эти ОЗУ имеют большой объём памяти, но технически более сложны в управлении. В динамических ОЗУ считывание информации сопровождается её разрушением.

Рассмотрим схему ячейки памяти ОЗУ на многоэмиттерных транзисторах (рис. 13-15), которая является частью матрицы памяти.

Рис. 13-15. Схема ячейки памяти на многоэмиттерных транзисторах, 4,3-разрядные сигналы, 1,2-адресные шины.

Если рассмотреть режим считывания (рис.4-19), то на шинах 1, 2 напряжение повышается. При условии VT₁ – открыт, а VT₂- закрыт, электрический ток в управляющем эмиттере будет равен нулю и напряжение на 3 не изменяется, а в управляющем эмиттере VT₁ появится разность напряжений, которая считывается усилителем.

ПЗУ имеют также ячейки памяти, объединённые в матрицу, но только в каждой ячейке не всегда записаны логические ноль и единица.

Чтобы получить нуль в необходимых ячейках памяти, необходимо закрыть доступ в нужную ячейку. Если матрица реализована на диодах, то чтобы получить нули в нижних диодах их пережигают в специальных устройствах.

Рассмотрим работы матрицы ПЗУ, (функциональная схема) изображённую на рис. 13-16.

Рис. 13-16. Функциональная схема ПЗУ.

Например с адреса на дешифратор адреса (на рисунке они не показаны) поступает команда с адресом строки, где записана информация и дешифратор подаёт по команде управления положительное напряжение, которое соответствует логической единицы будет передаваться только в вертикальные проводники, где остались диоды. В тех же проводниках (3 и 5), где отсутствуют диоды, действует логический ноль. Далее сигналы через усилители в шину данных посылаются кодовые комбинация 11010.

Перепрограммируемые устройства имеют ячейки памяти выполненную на полевом транзисторе с «плавающим» изолированным затвором. Обычно их называют ЛИЗМОП-транзисторы и его схема представлена на рис. 13-17.

Рис. 13-17. Схема запоминающей ячейки.

Если на сток подаётся большое напряжение, то происходит обратимый лавинный пробой диэлектрики и на «плавающий» затвор находится внутри диэлектрика SiO₂ , то ток утечки незначителен и информация сохраняется довольно долго. Если подать необходимое напряжение на затвор, то происходит исчезновение заряда (туннельный эффект) с плавающего затвора и хранимая информация уничтожится. По описанному принципу работает и флеш-память.