2) Оперативная память

ОП – это совокупность ОЗУ, объединённых в одну систему, управляемую ЦП. ОП создаётся из нескольких блоков ОЗУ, поэтому называется многоблочной, хотя в функциональном отношении такая ОП рассматривается как одно ОЗУ с ёмкостью, равной суммой емкостей всех блоков, а быстродействием, равным быстродействию одного блока. Адрес такой ячейки ОП состоит из адреса блока и адреса ячейки в заданном блоке. В современных ЭВМ применяется многоканальный доступ к ОП, то есть ресурсы ОП делятся между несколькими потребителями и каждый потребитель обращается по своему каналу. Многоблочная ОП, к которой совместно может выполняться несколько обращений, называется ОП с расслоением обращений. Степень расслоения определяется коэффициентом расслоения – это среднее число обращений к ОП, которые могут быть приняты на обслуживание одновременно.

б) Организация ОЗУ на БИС.

Блоки памяти, состоящие из однотипных БИС ОЗУ, связанные с системной шиной, называются банками памяти. Банки объединяются в более крупные – модули памяти. Адрес ячейки такой ОП содержит, начиная со старших разрядов:

1. Адрес модуля

2. Адрес банка в заданном модуле

3. Адрес ячейки памяти в заданном банке

Рисунок 15 – Организация ОЗУ на БИС

ША = 16, поэтому адресовать может 64К, которые делятся на 4 модуля по 16К каждый. Номер модуля выбирают старшие разряды ША А14, А15, которые поступают на логику управления и дешифрируются. При этом вырабатывается сигнал CE – Chip enable, разрешающий сигналы W/R и выбор банков. Следующие сигналы ША А12, А13 дешифрируются в логики управления и подключается один из 4 выбранных банков по сигналу CE0-CE3. Младшие разряды ША А0-А11 определяют номер ячейки выбранного банка заданного модуля. При записи /W = 0, байт данных с шины данных DB0-DB7 по линии данных в память поступает на входы DI0-DI7 выбранные ячейки заданного банка. При чтении R=1, байт данных с выходов DO0-DO7 выбранной ячейки поступает на шину данных.

Адрес, выставленный на ША, состоит из

Таблица 2 – Состав адреса

А15 А14	А13 А12	А11…А0
Номер модуля	Номер банка	Номер ячейки

Задача 1

Определить номер модуля, банка и ячейки ОП, если на ША выставлен адрес: 9B302h =

1001 1011 0011 0000 0010b

Задача 2

Сформировать ША, если нужно считать байт данных из 3 модуля, 2 банка, ячейки 8254d = 1110 0010 0000 0011 1110 = E203Eh

в) ЗУ типа 3D

Рисунок 16 – Структура j-го разряда ЗУ типа 3D

ЗУ – это запоминающая матрица ЗМ, состоящая из ЗЭ, объединенных в ячейки ОП. ЗМ имеет адресные и разрядные линии, называемы линиями выборки. По адресным линиям выбираются ЗЭ. По разрядным – передаются данные в выбранные ЗЭ. По числу линий выборки, соединённых с одним ЗЭ различают 2-х, 3-х и так далее координатные ЗУ, называемые ЗУ типа 2D, 2,5D, 2DM, 3D, где D – dimension – размерность (измерение).

Адрес ячейки ОП разбивается на 2 части – старшую и младшую, каждая из которых поступает на свой адресный формирователь Адр Ф1 или Адр Ф2. При дешифрации младшей части адреса в Адр Ф1 активизируется линия i’ (это ячейка), а старшие части – в Адр Ф1 – это линия I’’. В результате на пересечении линий i’ и i’’ выбирается ЗЭi’i’’. Адресные формирователи управляют сигналами Чт и Зп, в зависимости от которых выдаются сигналы выборки. Считывание из ЗЭ_i’I’’ происходит по 3-й координате j через усилитель считывания, разрядность которого равна разрядности ячейки. Запись по линии j через усилитель записи. Значит 3 координаты i’, i’’, j определяют тип 3D.

3) Память типа КЭШ

Поскольку ОП в ПЭВМ реализуется на относительно медленной динамической памяти DRAM и обращение к ней приводит к простою МП (появляются такты ожидания), то в современных ПЭВМ, начиная с i386, стали применять статическую память SRAM, построенную как и МП на триггерных ячейках. Она имеет приблизительно такое же быстродействие, как и у МП и такты ожидания либо не нужны совсем, либо сокращено их количество. На SRAM построена кэш память. Cache – это тайный склад, тайник или заначка. Он «прозрачен», поэтому не является дополнительной адресуемой памятью процессора и хранит копии блоков информации из ОП, к которым происходит частое обращение. Ёмкость кэш не велика, так как кэшируется ограниченное количество блоков данных и каталог – список их текущего соответствия областям ОП. При каждом обращении к ОП кэш-контроллер по этому каталогу проверяет, есть ли нужные данные в кэше. Если есть, то это кэш-попадание и данные берутся из кэша, если нет, то кэш-промах, и данные берутся из ОП. В современных ПЭВМ кэш двухуровневый:

а) Первичный кэш – L1 Cache – встроен в МП начиная с i486 – внутренний кэш, объём – 8, 16, 32, 64К

б) Вторичный кэш – L2 Cache – I386, внешний кэш, установлен на матке рядом с МП, объём – от 128К до 2 Мб.

Данные в кэш L1 поступают в ОП через кэш L2, поэтому кэш-контроллер обеспечивает согласованность (когерентность) данных кэш обоих уровней с данными в ОП. Кэш контроллер оперирует строками фиксированной длины cache line, размер которых зависит от разрядности ШД ПК. Информация о состоянии строки и её размере называется тегом (tag). Теги хранятся в специальной памяти тегов Tag RAM. В операциях обмена с ОП строка КЭШа участвует целиком:

а) Для МП с ШД=32 4т_CLK*4б=16 байт

б) Для МП с ШД=64 4т_CLK*8б=32 байт

Существует 3 архитектуры кэш памяти:

- Кэш прямого отображения

- Полностью ассоциативный кэш

- Частично или наборно-ассоциативный кэш

4) Управление памятью

Два типа:

а) Программное управление, которое проводит операционная система, которая сводится к распределению памяти на разделы. Это специальная процедура ОС, которая сразу после загрузки ОС с винчестера в ОП распределяет ОП на разделы, в которые загружаются затем программы и данные. Это статическое распределение ОП. При нём сводится к минимуму неиспользованное пространство памяти, причём каждому заданию назначаются смежные области памяти. Недостаток: иногда для нужд какой-то программы не хватает раздела, выделенного ОС, поэтому приходится «занимать» у соседнего свободного раздела. Поэтому много проблем с переадресацией и возникают ошибки. В современных ПЭВМ производится динамическое распределение ОП, то есть перед выполнением текущей программы ОС выделяет разделы такого объёма, которого бы хватило бы для выполнения текущей программы.

б) Аппаратное управление памятью происходит под управлением УУ МП с помощью цикла управления Фон Неймана, состоящего из 4 фаз.

Рисунок 17 – Цикл управления Фон Неймана

В фазе выборке команды (1) содержимое ячейки ОП, адресуемое счётчиком команд, выбирается из ОП и помещается в регистр команд. Код команды поступает в дешифратор (2), где преобразуется в систему управляющих сигналов. Далее счётчик команд увеличивается на 1 (инкремент) (30). Если команда состоит из нескольких байт, то процессы (1)-(3) повторяются и начинается фаза выполнения команды (4). После выполнения возвращаемся к фазе 1 и делаем выборку следующей команды и так далее. Фазы (1)-(3) называются фазой выборки. (4) – фаза исполнения.