- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
2) Мп и микро эвм
МП – это СБИС, которая кроме собственно процессора содержит дополнительные блоки: конвейер, внутренний кэш, блок предсказания переходов, все возможные системные регистры, сопроцессор и так далее. Сопроцессор имеет специфические функции: математический сопроцессор (MPU) служит для обработки чисел с плавающей запятой, MMX приложение и т. д. Графический сопроцессор- для геометрических построений и обработки графических изображений. Сопроцессор ввода-вывода- для обработки информации с ПФУ. Все сопроцессоры несамостоятельны, а работают под управление CPU.
Если микропроцессоров несколько, то система называется мультипроцессорной (смотри ниже)
Основные характеристики микропроцессоров:
1 Степень интеграции (до 1 млрд. транзисторов) – показывает количество транзисторов, напылённых в МП
2 Внутренняя разрядность – Разрядность РОНов МП – показывает, сколько бит МП может обработать одновременно.
3 Внешняя разрядность – количество бит, которые передаются за один машинный такт по шине данных
4 Тактовая частота. На материнской плате есть генератор тактовых импульсов, который из опорной частоты с помощью микросхемы таймер (system clock) формирует тактовые импульсы, синхронизирующие работу различных компонентов матки. Тактовые частоты всех компонентов являются кратными частоте системной шины FSB.
Таблица 3 - Таблица тактовых частот для МП PII, работающий на частоте 266 МГц
-
Устройство/шина
Тактовая частота (МГц)
Системная шина
66 (FSB)
CPU
266 (FSB*4)
Кэш L2
133(FSB*2)
PCI
33(FSB/2)
ISA
8,3(FSB/8)
- Пропускная способность – это количество бит, переданных в единицу времени - тактовая частота * разрядность ШД.
- Память, адресуемая CPU. Зависит от разрядности ША
- Технология производства
- Напряжение питания
- Форм-фактор (размер)
Режимы работы CPU:
а) Реальный (R)
Это ДОСовский режим работы МП 8086/8088 – IBM PCXT, где ШД=20, объём адресуемой памяти 1Мб.
б) Защищённый (Protected Mode) (P) – это собственный режим работы каждого микропроцессора, начиная с i286, то есть с адресаций всей ОЗУ, включая физическую и виртуальную.
в) Виртуальный режим v86. Начиная с i386, ПК может эмулировать работу нескольких микропроцессоров 8086, обеспечивая многопользовательский режим
3) Структура микро эвм
Рисунок 22 – Структура микроЭВМ
Стандартно МП содержит:
1 БМУ, который вырабатывает УСы в соответствии с выбранной командой для её физического исполнения.
2 АЛУ
3 Регистры: РОНы (разрядность - 32), сегментные регистры (16 разрядные), системные регистры и так далее
В соответствии с индивидуальными свойствами МП содержит:
а) Конвейер, в состав которого входят:
- Буфер команд – очередь команд, равная 5
- Устройство выборки – выбирает и дешифрирует команду и формирует адреса операндов
- Устройство исполнения – выполняет команду и отсылает результат
- Блок удаления и восстановления чистит конвейер в случае команды перехода и восстанавливает его
Поскольку разрядность РОНов 32, а ШД 64, то у МП P2, P3 2 конвейера, то есть суперскалярная технология.
б) Раздельное кэширование кода и данных в L1. Заполнение обоих блоков L1 из ОП идёт через внешний кэш L2, а управляет этим устройство шинного интерфейса.
МП с ОП связан по системной шине ША, ШД, ШУ через системный контроллер (мост), который также согласует сигналы по частоте между шиной PCI и СШ. ПФУ (каждый через свой контроллер КПФУ) подключается к шине PCI. На MB таких МП могут присутствовать шины EISA, AGP.