- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
Тема 3.3 Архитектура памяти
1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
В первых ПК разрядность РОНов МП, разрядность ШД и ячейки ОП равна 8. Такие ЭВМ назывались ЭВМ с короткими словами. В таких ЭВМ много трудностей: малое быстродействие, возможность применения одно, двух, трёх байтовых команд, незащищённость ОП и так далее. Для увеличения быстродействия появились новые архитектурные решения – это использование стекового механизма и новых методов адресации. Поэтому в структуре МП появился новый регистр SP и программно доступный регистр IP.
Далее появились 16 разрядные МП. То есть РОНы, ШД и ячейки ОП имели разрядность 16. Затем 32 разрядные МП с появлением новых форматов команд. В первых таких МП ШД = 32, ячейки ОП – 32. Но начиная с Pentium3 ШД возросла до 64, модули памяти – с 64 разрядными ячейками ОП. То есть для увеличения быстродействия с коротких слов перешли на двойные слова разрядностью 32, или двойного слова – 64
2) Архитектура памяти (См. Раздел 2)
3) Форматы команд (См. Раздел 3)
Тема 3.4 Организация ввода/вывода и системы прерываний
1) Пространство ввода/вывода
МП и УВВ имеют раздельную адресацию памяти и портов ввода/вывода.
Инструкции ввода/вывода инициируют шинные циклы обмена, в которых обязательно присутствуют сигналы IOR, IOW. Эти сигналы и отличают пространство ввода/вывода от пространства памяти (сигналы MWTC, MRDC). Для обращения к пространству ввода/вывода используется 4 команды
IN – ввод из порта в регистр МП
OUT – вывод из регистра МП в порт
INS – ввод из порта в элемент строки памяти
OUTS – вывод элемента из строки памяти
Разрядность слова, передаваемого за одну инструкцию ввода/вывода равна 8, 16 или 32 бита. Инструкция ввода/вывода использует 2 типа адресации:
а) Непосредственную (8 битную), где адрес порта следует сразу за кодом операции. Можем адресовать 256 портов 00-FFh
б) Косвенная адресация через регистр dx МП, содержащий 16 разрядный адрес порта, но используется из них только 10 младших разрядов А0-А9. Поэтому обращение к портам идёт в диапазоне 000-3FFh. Старшие разряды игнорируются, хотя и поступают на шину.
Таблица 4 - Таблица адресов портов ввода/вывода
Диапазон адресов |
Назначение |
000-01F |
Первый контроллер DMA |
020-03F |
Первый контроллер прерывания |
040-05F |
Таймер |
060-06F |
Контроллер клавиатуры |
070-07F |
Текущее время |
080-09F |
Регистр страниц DMA |
0A0-0BF |
Второй контроллер прерываний |
0E0-0FF |
Сопроцессор |
100-1EF |
Свободен |
1F0-1F8 |
Контроллер винчестера |
1F9-1FF |
Свободен |
200-20F |
Игровой порт |
210-217 |
Свободен |
218-24F |
Свободен |
250-277 |
Свободен |
278-27F |
LPT2 |
280-2EF |
Свободен |
Продолжение таблицы 4
2F0-2FF |
COM2 |
300-31F |
Свободен |
320-35F |
Свободен |
360-36F |
Сетевой контроллер |
370-377 |
Свободен |
378-37F |
LPT1 |
380-38F |
SDLC2 – синхронное управление передачей данных 2 |
390-39F |
Свободен |
3A0-3AF |
SDLC1 (северный) |
3B0-3BF |
Монохромный графический адаптер МDA |
3С0-3СА |
Видеокарта EGA |
3D0-3DF |
Видеокарта CGA |
3E0-3EF |
Свободен |
3F0-3F7 |
Контроллер флоппи |
3F8-3FF |
COM1 |