- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
Раздел 3 современные микро эвм
Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
1) Архитектура эвм Фон-Неймана.
Архитектура ЭВМ – это абстрактное представление ЭВМ, отражающее её структурную, схематическую и логическую организацию.
Архитектура понятие комплексное, включающее в себя:
а) Структурную схему ЭВМ
б) Средства и способы доступа к элементам структурной схемы
в) Организацию и разрядность интерфейсов ЭВМ
г) Организацию и способы адресации памяти
д) Способы представления и форматы данных ЭВМ
е) Набор машинных команд и их форматы
ж) Обработку нештатных ситуаций (прерывания и ПДП).
Общие свойства современных микро ЭВМ
Ими обладают все персональные ЭВМ.
1 Принцип хранимой программы, когда код программы и её данные находятся в одном адресном пространстве ОП.
2 Принцип микропрограммирования.
В составе МП есть блок микропрограммного управления (БМУ), который для каждой машинной команды (сложить, вычесть, переслать…) имеет набор сигналов, которые генерируются для физического выполнения команды.
3 Линейное пространство памяти.
Это совокупность ячеек памяти, которым последовательно присваиваются номера (адреса), начиная с 0 и до n-1, n – разрядность ША.
4 Последовательное выполнение команд в программе.
МП выбирает команды строго последовательно в соответствии с записанной в ОП программой. Для изменения хода выполнения программы используются специальные команды передачи управления (безусловного перехода jump, условного переходов jz, jnz), вызов подпрограммы call, возврат ret, iret и т. д.
5 Безразличие к целевому назначению данных.
МП безразлично, какую логическую нагрузку несут обрабатываемые им данные.
Индивидуальные свойства микропроцессоров:
1 Суперскалярная технология
Начиная с МП i486 в структуре МП появился новый важный элемент конвейер – это специальное устройство внутри МП, реализующее исполнение команды в несколько этапов, обычно 5, то есть 5-ти ступенчатый конвейер:
- выборка команды из ОП
- дешифрация команды
- генерация адресов операндов в памяти
- выполнение операции в АЛУ
- запись результата
Суть и преимущества конвейера: очередная команда после её выборки идёт в блок дешифрирования. Блок выборки свободен и выбирается следующая по порядку команда и так далее. В результате на конвейере будут находится в различной стадии выполнения 5 команд.
МП, имеющий один конвейер, называется скалярным (i486). 2 конвейера - суперскалярный (все P до P4), где за один машинный такт выполняются 2 команды. 4 конвейера - гиперскалярная (P4).
2 Раздельное кэширование кода и данных.
В микропроцессоре i486 внутренний кэш ёмкостью 8К смешанный, то есть используется для кэширования кода и данных. Начиная с PII внутренний кэш разделён на 2 блока: 1 блок – для кодов, другой – для данных.
3 Введение блока предсказания перехода
По статистике типичная программа на 6-8 команд имеет одну команду перехода. Поэтому при наличии конвейера через 6-8 команд его надо чистить (обнулять) и преимущество конвейеризации теряется. Начиная с МП PII в архитектуру ввели новый блок предсказания перехода, в котором буфер адреса перехода хранит информацию о последних 256 переходах. При наличии блока команда перехода ставится на конвейер. Первые блоки имели вероятность предсказания 50-60%. А современные – 80 - 90%.
4 Начиная с P4 индивидуальные свойства микропроцессоров расширены:
- Гипертрейдинг, где на одном ядре два логических МП
- Двухъядерные МП
- 64 разрядные МП
- Технологии со сниженным электропотреблением (до 1,2 В)