- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
Тема 1.3 Классификация средств вт
1 Супер ЭВМ. Это высокопроизводительные многопроцессорные ЭВМ с конвейерно-векторной обработкой данных чисел с плавающей запятой. Используются для решения особенно сложных научно-технических задач, задач автоматического проектирования сложных объектов, задач экономического планирования больших объёмов и так далее.
2 ЭВМ общего назначения выполняют большой объём вычислительных работ и применяются в ВЦ
3 Малые ЭВМ (мини). Просты, надёжны, дешевы, наглядность программирования, малые габариты, применяются узконаправленно, например, при автоматизации производственного контроля изделий, управления технологическим процессом и так далее.
4 Микро эвм (пэвм).
5 Минисупер ЭВМ. Это упрощенные небольшие, но многопроцессорные ЭВМ чаще со средствами конвейерно-векторной обработки операции с ПЗ
6 Супермини ЭВМ. Это высокопроизводительные мини ЭВМ, содержат один ЦП и 4-8 слабосвязанных процессора, объединённых с памятью общей шиной.
7 Специализированные ЭВМ. Ориентированы на определённую узкую область применения, поэтому их конструкция, архитектура и характеристики уникальны. Например, ЭВМ управления космическими объектами.
Раздел 2. Функциональная и структурная организация эвм
Тема 2.1 Внутренняя структура эвм
1) Структурная схема эвм. Назначение базовых узлов и их функции.
Рисунок 4 – Структурная схема ЭВМ
Это абстрактная модель ЭВМ, устанавливающая состав, порядок и принцип взаимодействия основных узлов. ЦП состоит из АЛУ, УУ и РОН. АЛУ выполняет арифметические и логические операции и вырабатывает признаки. УУ вырабатывает управляющие сигналы для выполнения команд в соответствии с программой. ОП служит для хранения программ, исходных и промежуточных данных и результатов вычислений. ОП состоит из последовательности отдельных запоминающих ячеек, каждая из которых имеет свой номер (адрес). ПФУ: УВв служат для ввода информации в ЭВМ – клавиатура, перфокарты, перфоленты, сканер. УВыв: принтер, графопостроитель, плоттер. ВЗУ – энергонезависимы, служат для хранения больших объёмов информации.
УПД – устройства подготовки данных физически не связаны с ЭВМ, а работают в автономном режиме и используются для подготовки данных на машинных носителях ПК, МК, МЛ, ПЛ.
2) Организация функционирования ЭВМ с магистральной архитектурой – это самая распространённая архитектура, в которой к единой системе информационных магистралей (шин) адреса, данных и управления подключены все устройства.
а) ЭВМ с одной магистралью
В каждый момент времени через общую шину может производиться обмен только между парой модулей. Это пример архитектуры малых (мини) ЭВМ. Здесь адресное пространство ПФУ и ЦП совместное, поэтому не нужны специальные команды ввода/вывода, а обращения к ПФУ идёт по аналогии с обращением к ОП.
Рисунок 5 - ЭВМ с одной магистралью
б) ЭВМ с двумя шинами
Все ПФУ доступны только с помощью специальных команд ввода/вывода, так как адресное пространство ПФУ и ЦП раздельное. Это пример архитектуры IBM PC XT (i86,i88)
Рисунок 6 – ЭВМ с двумя шинами
в) Каскадно-магистральная архитектура
Это пример архитектуры современных ПЭВМ, где имеется каскад шин, работающих на разных частотах, поэтому между шинами используется контроллер (мост) для управления передачей данных и согласования их по частоте.
Рисунок 7 - Каскадно-магистральная архитектура
г) Магистрально-радиальная архитектура
Это архитектура ЭВМ общего назначения, где вводом/выводом информации занимаются процессоры ввода/вывода (ПВВ), которые принято называть каналами ввода/вывода (КВВ). Обычно их 4: 1 – мультиплексный (медленный) для подключения медленных устройств и 3 селекторных (быстрых) для подключения высокоскоростных устройств.
Рисунок 8 - Магистрально-радиальная архитектура