- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
7) Локальная дескрипторная таблица (ldt)
LDT – расширение GDT в режиме мультизадачности. В любой момент времени МП работает только с одной LDT, а при переключении задач меняется и активная LDT. Поэтому для локализации LDT в памяти используется не 48 разрядный регистр, а 16 разрядный LDTR, который с помощью селектора выбирает в таблице GDT специальный дескриптор, описывающий текущую LDT, то есть определят её базовый адрес и предел.
Рисунок 52 – Формат дескриптора LDT
Поле предела – 20 бит. Но используются только 16 младших бит. Поэтому максимальный размер LDT 64К.
Бит G не используется для определения предела и всегда равен 0. В правах доступа бит S равен 0, так как таблица LDT – системный объект. У таких дескрипторов нет бита обращения A, за счёт чего поле тип 4 бита вместо 3-х и это поле всегда равно 0010, которое определяет целевое назначение данного дескриптора.
Бит P должен быть равен 1. Если вдруг P=0, таблица LDT для МП считается недействительной и МП не разрешает загружать в регистр LDTR се
лектор не присутствующей таблицы.
Для сокращения числа обращений к ОП у LDTR тоже есть теневой регистр (на рисунке изображён пунктиром), в который МП автоматически считывает дескриптор LDT при загрузки селектора в регистр LDTR.
8) Особенности сегментации
а) Неперекрывающиеся сегменты (лист 1)
Рисунок 53 - Неперекрывающиеся сегменты памяти
При статическом распределении ОП создаётся таблица дескрипторов GDT для определения всех сегментов с учётом их назначения, например: 1 сег-мент кода, 2 сегмента данных и один сегмент стека.
И обычно сегментам назначаются соседние адреса так, что конец одного сегмента совпадает с началом другого.
б) Перекрывающиеся сегменты.
Рисунок 54 - Перекрывающиеся сегменты памяти
Представим, что сегмент данных 1 увеличен на 4К, и в его дескрипторе поле предела изменится до 16 К. Два сегмента данных окажутся перекрытыми. Хотя поле базы в обоих дескрипторах не изменится. Большая проблема в этом случае в переадресации, так как «взятые» 4К по окончании задачи нужно освободить. В современных ПК применяется динамическое распределение ОП (см. выше).
2) Страничная организация памяти
В PM и RM МП поддерживается страничное преобразование адресов если CR0[31]=1.
На аппаратном уровне за это отвечает внутреннее устройство управления памятью MMU – Memory Management Unit. Обычно MMU это отдельная микросхема, а в современных ПК оно интегрировано в чипсет MB. Основ-
ное применение страничного преобразования связано с организацией виртуальной памяти, которая позволяет использовать большее адресное пространство, чем физическая ОП. На программном уровне страничном преобразованием занимается ОС. Базовым объектом при страничном преобразовании служит страница – это блок фиксированного размера в 4К (сегмент – любого размера).
1 Структура страниц (лист 7)
Рисунок 55 – Страничная память
При разрешённом страничном преобразовании всё линейное адресное пространство в 4 Гб делится на 1 Мб страниц по 4 К каждая. Физическая память тоже делится на страницы, которые называются страничном кадром
или просто кадром.
Отсутствующие в физической ОП страницы обычно хранятся на ЖД в внешней памяти. Границы сегментов и страниц не зависят друг от друга и не обязательно должны быть выровнены – это теоретически. На практике небольшие сегменты выравнивают так, чтобы они находились в пределах
одной страницы.
Для сегментов имеются 4 уровня привилегий, которые описывает поле DPL (2 бита) дескриптора сегмента. В страничном же преобразовании только 2 уровня привилегий (пользователь и супервизор)