- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
4) Организация пдп
Это аппаратный метод обмена данными высокоскоростными устройствами с ОП без участия МП (HDD, FDD, CD, DVD, Video Система при наличии 3D графики и звуковая система при наличии квадрозвука). При поступлении сигнала HOLD- запрос на ПДП от КПДП к МП, он инициализирует или программирует регистры контроллера ПДП: в регистр адреса задаёт начальный адрес, в счётчик байт загружает количество байт для передачи и режим обмена (байтами или словами). Затем МП отключается от шин по сигналу HLDA. Данные ввода/вывода пойдут через каналы DMA в ОП, а не через регистры МП. По завершению передачи устанавливается сигнал TC Terminate Count.
IBM PC XT для организации ПДП использовалась одна 4-х канальная микросхема КПДП I8237. В IBM PC AT имеет место каскадное включение 2-х микросхем I8237, интегрированных в чипсет контроллера периферии.
Рисунок 29 - Организация ПДП
Для подключения каналов DMA0-DMA3 используется канал DMA4. DMA0 используется для регенерации ОП, так как ОП-динамическая, построена на ёмкостях и со временем разряжается. Для регенерации используется сигнал DACK0 и Refresh. DMA1 – звуковая карта, DMA3 – HDD. В IBM PC XT используется один КПДП, где регистр адреса и счётчик байт 16-ти битные. Значит можно передать одновременно 64К, причём в первый сегмент памяти. Так как ША=20, ОП = 1 Мб. Для обеспечения доступа ко всей ОП в 1 Мб применяют внешние 4-х разрядные регистры страниц DMA, отдельные для каждого канала. В них хранятся старшие разряды адреса А19-А16, а битами А15-А0 управляет КПДП. Каналы DMA1-3 обеспечивают побайтную передачу и называются восьмибитными каналами.
В IBM PC AT КПДП2 подключён к ША со смещением на 1 бит и его 16 битные регистры управляют линиями адреса А16-А1. А0=0 всегда. Поэтому КПДП2 обеспечивает передачу словами (по 2 байта). Поэтому его каналы 16 битные, и за один сеанс он может передать 64К 16-битных слов. В IBM PC AT ША=24 (286) регистры страниц увеличены до 8. ША=32 (386-286) – до 16 и так далее.
Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
Тема 4.1 Регистровая структура мп
ША=32, ШД=32, ОП=4Гб
1) Пользовательские регистры мп (16 штук)
1) Таблица 6 - РОНы
-
31-15
15-8
7-0
EAX
AH
AL
AX
EBX
BH
BL
BX
ECX
CH
CL
CX
EDX
DH
DL
DX
ESP
SP
EBP
BP
ESI
SI
EDI
DI
Все 8 РОНов используются для хранения данных и адресов. В реальном и виртуальном режимах адресуются только младшие части регистров AX, BX и так далее, разбитые на AH, AL и так далее. В PM адресуется весь регистр целиком.
EAX/AX/AL – Аккумулятор – используется для хранения промежуточных результатов, а в арифметических операциях хранит операнды (Множимое, делимое и т. д). AX используется в командах ввода/вывода в режиме прерываний. AL используется в десятичной арифметики (BCD).
EBX/BX – Базовый регистр служит для указания базового адреса объекта данных в памяти.
ECX/CX/CL – регистр счётчик. Участвует в качестве неявного счётчика в командах, производящих повторяющиеся операции (при манипуляции с цепочками)
EDX/DX – регистр данных. Используется для хранения данных, а также совместно с аккумулятором в арифметических операциях – множителя или
делителя.
DX содержит адрес порта ввода/вывода, к которому производится обращение.
ESP/SP – указатель стека. Адресует вершину стека в текущем сегменте стека.
EBP/BP – указатель базы – указывает начальный адрес стека.
ESI/SI – индекс источника – выполняет роль регистра адреса в цепочечных операциях.
EDI/DI – индекс приёмника – выполняет роль регистра адреса в цепочечных операциях.