- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
3) Права доступа сегмента ar
Возможность доступа к сегменту определяет бит присутствия P.
а) P=0. МП отвергает все попытки использовать сегмент, описываемый данным дескриптором, так как это адресное пространство для МП пропадает. МП игнорирует все поля, кроме поля AR и формат дескриптора неприсутствующего сегмента выглядит так:
Рисунок 43 – Права доступа при P=0
б) P=1.
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
P |
DPL |
1 |
1 |
C |
R |
A |
Сегмент кода |
|
P |
DPL |
1 |
0 |
ED |
W |
A |
Сегмент данных |
|
P |
DPL |
0 |
X |
X |
X |
X |
Системный объект |
Рисунок 44 - Формат байта прав доступа
Бит R – read. Показывает возможность считывания сегмента.
W – запись в сегмент.
ED – Expand down. Различает сегменты стека (ed=1) или сегмент данных (ed=0).
C – подчинение (conforming)
4) Дескрипторные таблицы
Рисунок 45 - Дескрипторные таблицы и системные регистры
Для удобства работы МП с информацией о сегментах все дескрипторы собраны в одном месте – в дескрипторной таблице. Порядок размещения дескрипторов в таблице не играет роли. А максимальное число дескрипторов равно 8192, так как максимальный размер таблицы дескрипторов 64К, а размер дескриптора 8 байт. Микропроцессором используются таблицы трёх типов: GDT – глобальная дескрипторная таблица – это главная общесистемная таблица, которую используют все задачи, так как GDT хранит дескрипторы всех, имеющихся в ОП сегментов. Для локализации таблицы GDT используется 48 разрядный регистр GDTR (см. выше), в котором находится 32 битное поле базового адреса таблицы и 16 битное поле предела таблицы.
IDT – таблица дескрипторов прерываний. Общесистемная таблица, но содержит дескрипторы специальных системных объектов – прерываний,
называемых шлюзами, которые определяют точки входа процедур обработки прерываний. Таблица IDT служит заменой таблицы векторов прерываний МП 8086. Для локализации таблицы IDT используется регистр IDTR, формат которого аналогичен регистру GDTR.
LDT – локальная таблица дескрипторов. Для каждой задачи в дополнение к GDT можно построить LDT, которая будет определять сегменты, только доступные этой конкретной задаче. Для локализации LDT используется 16 битный LDTR, который содержит только селектор, выбирающий из таблицы GDT специальный дескриптор, описывающий вновь созданную LDT. Если регистры GDTR и IDTR загружаются в самом начале работы системы и далее не меняются, то таблицы LDT создаются по мере необходимости. Причём в любом свободном сегменте физической ОП. Для доступа к этим регистрам введены специальные команды, которые доступны программам с наивысшем уровнем привилегии (процедурам ОС):
LGDT mem48 |
загрузить регистры для определения таблиц GDT и IDT |
LIDT mem48 |
|
SGDT mem48 |
сохранить содержимое регистров в памяти |
SIDT mem48 |
Рисунок 46 - Специальные команды для доступа к регистрам
LLDT reg16/mem16 – загрузить селектор в LDTR для определения новой LDT
SLDT reg16/mem16 – сохранить селектор из LDTR в указанном получателе