- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
Тема 2.4 Устройство управления (уу)
1) Назначение и функции УУ.
УУ входит в состав ЦП и служит для выработки управляющих сигналов усов в соответствии с выбранной из ОП команды, то есть управляет работой ЦП. Выполнение команд производится в следующей последовательности: 1 выборка команды из ОП.
2 Дешифрация КОП.
3 Формирование исполнительных адресов операндов.
4 Выборка операндов из ОП (РОНов, КЭШа)
5 выполнение действия в АЛУ. 6 отсылка результата в ОП.
2) Структурная схема уу
Рисунок 11 – Структурная схема УУ
БВК и Д – Блок выборки команд и данных. Служит для приёма команды, хранения её до окончания операции, расшифровки кода операции, модификация адресов, формирование адреса следующей микрокоманды, выдачи адресов операндов.
БЦУ – блок центрального управления. Вырабатывает последовательность Усов в соответствии с выбранной и расшифрованной командой.
ПУ – пульт управления. Служит для управления работой ЭВМ оператором в автономном режиме, так как с помощью ПУ производится визуальный контроль состояния отдельных устройств ЭВМ. ПУ применяется в ЭВМ общего назначения.
БП – блок прерываний. Служит для реализации запросов на прерывания от внешних источников (INT) и немаскируемые внутренние прерывания от устройств на МB.
БУОП – блок управления оперативной памятью. Управляет обменом информации ЦП с ОП и УВВ.
БЗП – блок защиты памяти. Служит для предотвращения искажения любой информации при записи или чтении в ОП в мультипрограммной среде, то есть исключение влияния одной программы на другую. В этом блоке находится схема защиты памяти по ключам, с помощью которой при каждом обращении к ОП производится контроль работы системы адресации памяти (см. ниже).
БВС – блок внешних связей. Служит для объединения микропроцессоров в мультипроцессорные системы для обмена управляющей информацией.
БТ – блок таймеров. Служит для подсчёта временных интервалов и управления работой ЦП по принимаемым временным соотношениям. В БТ входят:
- Системный таймер, вырабатывающий такты CLK
- Часы реального времени
- В ЭВМ общего назначения компаратор, который указывает время прерывания программы в соответствии с программой.
БМП – блок местной памяти – это регистры и кэш (1 уровня).
БС – блок синхронизации. Служит для жёсткой синхронизации работы всех блоков УУ. В соответствии с тактами CLK.
3) Способы адресации.
Это способ определения операнда. Ак (адресный код), то есть информация об адресе операнда, содержащаяся в команде. Аи – исполнительный адрес – это номер ячейки памяти, в которой находится операнд. Они как правило не совпадают, за исключением прямой адресации.
1. Прямая адресация.
В команде находится исполнительный адрес, то есть Ак = Аи.
2. Непосредственная адресация. В команде содержится не адрес операнда, а сам операнд.
3. Относительная адресация (базовая). Исполнительный адрес Аи равен сумме адресного кода Ак и некоторого числа Аб, называемого базовым адресом. Аи = Ак + Аб. Базовый адрес хранится либо в специальных базовых регистрах, либо в ячейках ОП.