IV. Translate the abstract from a usa defensive publication:

US Patent 4,445,203

MEMORY DEVICE

Hiroshi Iwahashi, Yokohama, Japan, assignor to Tokyo Shibaura Denki Kabushiki Kaisha, Japan

Filed Sep. 21, 1981, Ser. No. 304,036

Claims priority, application Japan, Sep. 25, 1990, 55-133559

Int. Cl.3 G11C 11/40

U.S. Cl. 365 – 189 20 Claims

(57) 9. A memory device comprising:

(a) memory cells containing stored data in a first or second state;

(b) a data line coupled to said memory cells for transferring data stored in said memory cells;

(c) decoder means coupled to said memory cells for selecting one of said memory cells to be coupled to said data line, the potential of said data line reflecting the state of the stored data of said selected memory cell; and

(d) sensor means coupled to said data line and responsive to the data line potential, for sensing the stored data of said selected memory cell from said data line potential, comparing said sensed stored data to a sense level and providing a read out output corresponding the sensed stored data, said sensor means including means responsive to the data stored in said selected memory cell for changing said sense level.

V. Translate the following abstract into English:

Патент США 4445204

Запам’ятовуючий пристрій

Інтегральна схема включає в себе ЗП і перший пристрій для прийняття сигналу запиту доступу до ЗП. ЗП завершує роботу через певний період часу після прийняття сигналу запиту доступу. Інтегральна схема включає в себе пристрій для прийняття серії імпульсних сигналів; цифровий пристрій затримки, що керується згаданими імпульсними сигналами, для формування групи затриманих вихідних сигналів, що мають різні величини; пристрій для ініціювання операції затримки пристроєм затримки у відповідь на сприйняття сигналу запиту доступу; селектор, що має групу програмованих елементів, для вибору одного із затриманих вихідних сигналів згідно із запрограмованим станом вказаних програмованих елементів і пристрій, що керується вибраним вихідним сигналом затримки, для формування сигналу на завершення операції цієї комірки пам’яті.

Патент США 2129984

Прилад довготривалого кодування символьної інформації, наприклад, система телетексту містить центральний процесор, блок обробки даних та оперативний запам’ятовуючий пристрій. Блок обробки даних складається зі схеми модифікації адрес, що накопичує дані початкових адрес для оперативного запам’ятовуючого пристрою; адреса приростає автоматично в міру того, як інформація пишеться на або зчитується з оперативного запам’ятовуючого пристрою. Реєстр даних передає дані між центральним процесором і оперативним запам’ятовуючим пристроєм. Схема виявлення накопичує дані, вказуючи тривалість символьних даних, і вможливлює передачу цих даних між центральним процесором і оперативним запам’ятовуючим пристроєм відповідну кількість разів.