- •І.М. Черненко, о.І. Івон
- •Електронні елементи та вузли комп'ютерів
- •Дніпропетровськ, 2009
- •Передмова
- •Перелік вживаних скорочень
- •1.1. Загальні відомості, визначення
- •1.2. Способи представлення сигналів в обчислювальних пристроях. Системи числення.
- •Контрольні запитання
- •Розділ 2. Електронні ключі
- •2.1. Основні поняття. Класифікація, вимоги
- •2.2. Ключі на біполярних транзисторах
- •2.3 Ключі на польових (уніполярних) транзисторах
- •Контрольні запитання
- •Цифрової техніки
- •3.1 Математичні основи функціонування елементів та вузлів комп’ютерної електроніки
- •Контрольні запитання
- •4.1. Загальні поняття. Умовне зображення логічних елементів
- •4.2 Параметри елементів цифрової електроніки
- •4.3 Базові логічні елементи транзисторно-транзисторної логіки Шотткі (ттлш)
- •4.4 Базові логічні елементі на мон-транзисторах
- •4.5 Логічні елементи на польових транзисторах структури „метал-напівпровідник” з бар’єром Шотткі
- •Контрольні запитання
- •5.1 Загальні поняття і класифікація тригерів
- •5.2 Параметри тригерів
- •5.3 Асинхронні і синхронні rs-тригери
- •5.4 Асинхронні і синхронні d-тригери
- •5.5. Асинхронні і синхронні jk-тригери
- •5.7. Несиметричний тригер (тригер Шмітта)
- •5.8 Приклади використання тригерів
- •Контрольні запитання
- •Цифрових пристроїв
- •6.1. Інтегрувальні та диференціювальні
- •Сигналів на логічні елементи
- •6.2. Формувачі
- •6.3. Генератори поодиноких імпульсів (одновібратори)
- •6.4. Генератори (мультивібратори)
- •Контрольні запитання
- •7.1 Основні поняття, класифікація
- •7.2 Комбінаційні функціональні вузли
- •7.3. Комбінаційні арифметичні вузли
- •7.4. Послідовнісні вузли
- •Контрольні запитання
- •Та їх елементи
- •8.1 Основні поняття, класифікація
- •8.2 Параметри запам’ятовуючих пристроїв
- •8.3 Структури адресних запам’ятовуючих пристроїв
- •8.4. Динамічні запам’ятовуючі пристрої та їх елементи
- •8.5. Статичні запам’ятовуючі пристрої та їх елементи
- •8.6. Постійні запам’ятовуючі пристрої та їх елементи
- •Контрольні запитання
- •Список літератури Список основної літератури
- •Список рекомендованої літератури
5.1 Загальні поняття і класифікація тригерів
У комп’ютерній техніці поряд з вирішенням задач обробки інформації, представленої у двійковій формі, виникає необхідність зберігати таку інформацію. Пристрої і вузли, які використовуються для зберігання багаторозрядних двійкових слів, будують на основі елементів пам’яті здатних зберігати один біт інформації. Найпростішим елементом пам’яті є так звана бістабільна комірка (БК). Бістабільна комірка – це електронна схема, яка може знаходитися у двох стійких станах, перехід між якими здійснюється під дією сигналів керування. Один зі станів такої схеми ототожнюють з логічною „1”, інший з логічним „0”. Не конкретизуючи на даному етапі принципову електричну схему БК зазначимо, що вона має два виходи: прямий Q і інверсний та два входи S і R (рис. 5.1).
|
Рис. 5.1. Умовне зображення бістабільної комірки |
Узагальнена структурна схема тригера показана на рис. 5.2. Важлива роль для забезпечення тих чи інших властивостей тригера належить пристрою керування. В найпростішому випадку пристрій керування взагалі відсутній і сигнали поступають безпосередньо на бістабільну комірку пам’яті. Нижче буде показано, що зміною схеми пристрою керування і способів його зв’язку з БК можна одержати тригери з різними функціональними можливостями.
|
Рис. 5.2. Структурна схема тригера
|
У загальному випадку пристрій керування може мати три групи входів. Входи x1 xn називають інформаційними (логічними). Сигнали на цих входах визначають інформацію, яка буде записана в тригер. Входи с1 сk входи синхронізації (тактові входи). На ці входи надходять сигнали, які дозволяють запис інформації в тригер відповідно з сигналами на інформаційних входах. Входи v1 vm називають підготовчими або входами дозволу. Сигнали на цих входах дозволяють в будь-який заданий момент часу перервати роботу тригера зі зберіганням інформації, яка була занесена до нього на момент переривання. Інформаційні входи мають всі тригери, але існують такі тригери, в яких підготовчі входи і входи синхронізації відсутні.
Тригери можуть мати також зворотні зв’язки (на рис. 5.2 лінії зі стрілками) між входами і виходами бістабільної комірки і пристроєм керування. Наявність таких зв’язків є обов’язковою для деяких типів тригерів, наприклад, таких, які при перемиканні повинні враховувати поточний стан виходів бістабільної комірки.
Тригери класифікують за рядом критеріїв.
За логікою функціонування і сукупністю інформаційних входів розрізняють такі тригери:
тригери з прийомом інформації з двох роздільних входів RS-тригери;
тригери з прийомом інформації з одного входу D-тригери;
універсальні тригери з прийомом інформації з двох роздільних входів – JK-тригери;
тригери з лічильним входом – T-тригери;
комбіновані тригери – DRS, JKRS, TRS.
За способом запису інформації тригери поділяють на асинхронні і синхронні. У асинхронних тригерах запис інформації здійснюється зразу після надходження сигналів на інформаційні входи. Синхронні тригери окрім інформаційних входів обов’язково мають вхід або входи синхронізації. Запис інформації в них, згідно сигналам на інформаційних входах, відбувається тільки після надходження на вхід (входи) синхронізації сигналу керування. Ці тригери не реагують на будь-які зміни сигналів на інформаційних входах x1 xn при відсутності відповідних сигналів керування на входах синхронізації с1 сk (рис. 5.2).
За способом керування (сприйняття синхронізуючих сигналів) тригери поділяють на три категорії: тригери зі статичним керуванням (керовані рівнем управляючого сигналу на вході синхронізації); тригери з динамічним керуванням (керовані фронтом або спадом сигналу керування на вході синхронізації); двоступеневі тригери.
Тригери зі статичним керуванням зберігають здатність сприймати інформацію відповідно з сигналами на інформаційних входах (активний стан) на протязі всього часу дії рівня сигналу керування на вході синхронізації (“0” або “1” залежно від схемотехніки), а при іншому рівні сигналу залишаються у стані зберігання інформації. В тригерах з динамічним керуванням запис інформації відповідно сигналам на інформаційних входах відбувається тільки при наявності на вході синхронізації сигналу керування у вигляді перепаду напруги від низького U0 до високого U1 рівня, тобто від „0” до „1” (пряме динамічне керування чи керування по фронту імпульсу) або від високого U1 до низького U0 рівня, тобто від „1” до „0” (зворотне динамічне керування чи керування по зрізу імпульсу). При наявності на вході синхронізації таких тригерів статичних рівнів сигналу логічного „0” (рівня напруги U0) або логічної „1” (рівня напруги U1) вони знаходяться у стані зберігання інформації. Найбільш поширене розповсюдження в цифровій електроніці знайшли синхронні тригери з динамічним керуванням. Це обумовлено їх більшою стійкістю до перешкод ніж тригерів зі статичним керуванням. Причиною є те, що ймовірність збою під дією перешкоди тригера з динамічним керуванням значно менша ніж тригера зі статичним керуванням, оскільки тригер з динамічним керуванням зберігає активний стан тільки на протязі коротких проміжків часу, які відповідають перепадам напруги.
Відповідно з ГОСТ 2.743–82 статичні і динамічні входи на умовних зображеннях тригерів можуть позначатися так, як показано на рис. 5.3. З чотирьох варіантів цих позначень у випадку входів з прямим і зворотним динамічним керуванням ГОСТ рекомендує варіант 2).
|
Рис. 5.3. Позначення входів зі статичним і динамічним керуванням на умовних зображеннях цифрових схем
|
Двоступеневі тригери складаються з двох тригерів, запис інформації в які здійснюють послідовно у різні моменти часу. Тригер побудований таким чином називають тригером з MS структурою (MS – абревіатура від англійської назви master-slave, що перекладається як хазяїн-раб). Один з тригерів такої структури називають ведучим (master), другий веденим (slave). Ведучий тригер служить для проміжного запису вхідної інформації, яка потім переноситься до веденого тригера, де зберігається і, з виходів якого може бути прочитана. Керування двоступеневих тригерів здійснюють або двома послідовними у часі імпульсами, або одним імпульсом. У останньому випадку запис інформації в ведучий тригер відбувається по фронту імпульсу, а її перезапис до веденого тригера по спаду імпульсу.