Контрольні запитання

1. Дайте визначення бістабільної комірки і тригерного пристрою (тригера). Які входи у загальному випадку має пристрій керування тригера і, яке функціональне призначення цих входів?

2. За якими ознаками і як класифікують тригери цифрової електроніки?

3. Чому у цифровій електроніці більш широке застосування знайшли синхронні тригери з динамічним керуванням ?

4. Як позначаються входи зі статичним і динамічним керуванням на умовних зображеннях цифрових мікросхем ?

5. Які параметри мають тригери ?

6. Як у таблиці справжності, що описує логіку роботи тригера, урахувати його здатність зберігати інформацію ?

7. Напишіть таблицю справжності асинхронного RS-тригера і на її підставі визначте логічне рівняння такого тригера.

8. Поясніть фізичну сутність процесу регенерації, що відбувається за рахунок зворотних зв’язків в схеми RS-тригера (рис. 5.8) після його встановлення у симетричний стан.

9. На підставі логічного рівняння RS-тригера визначте його логічну структуру в базисі Шеффера ІНЕ, запишіть таблицю справжності для такого тригера.

10. Дайте визначення активного і пасивного логічних сигналів. Які логічні сигнали є активними і пасивними для логічних елементів АБО, АБОНЕ, І, ІНЕ ?

11. Як стан зберігання інформації і заборонений стан RS-тригера зв’язані з активними і пасивними сигналами на його інформаційних входах ? Чому заборонений стан RS-тригера називають також невизначеним станом ?

12. З урахуванням затримок логічних елементів 2ІНЕ побудуйте часові діаграми для RS-тригера з інверсними інформаційними входами (рис. 5.7а) і визначте з них параметри тригера t_з.пер, t_роз, f_max. В чому полягає сутність явища ризику збою, яке має місце при перемиканні тригерів ?

13. У базисі Шеффера ІНЕ нарисуйте схему синхронного RS-тригера зі статичним керуванням і побудуйте таблицю справжності такого тригера.

14. Нарисуйте схему синхронного двоступеневого RS-тригера керованого зрізом імпульсу і поясніть принцип його дії. Який вигляд має таблиця переходів такого тригера ?

15. Яким шляхом в схемі асинхронного D-тригера забезпечується виключення невизначеного стану і чому такий тригер не має стану зберігання інформації?

16. Для асинхронного D-тригера (рис. 5.17в) визначте тривалість затримки перемикання t_з.пер, розділяючий час t_роз і максимальну частоту перемикання f_пер, якщо час затримки поширення сигналу для логічних елементів 2АБОНЕ дорівнює t_зп = 10 нс.

17. Напишіть таблицю справжності асинхронного DV-тригера і на її підставі визначте логічне рівняння DV-тригера. Нарисуйте схему DV-тригера в базисі Шеффера і поясніть принцип її дії.

18. Поясніть принцип дії синхронного D-тригера керованого фронтом імпульсу, схема якого наведена на рис. 5.23а.

19. Напишіть таблицю переходів комбінованого DRS-тригера з прямим динамічним керуванням і інверсними входами попередньої установки ? В яких режимах може працювати такий тригер ? Чому в комбінованих тригерах входи попередньої установки мають більший пріоритет ніж інші входи тригера і якими правилами керуються при побудові часових діаграм вихідних сигналів таких тригерів ?

20. Запишіть таблицю справжності асинхронного JK-тригера і на її підставі визначте логічне рівняння такого тригера. За рахунок чого у JK-тригері виключено невизначений стан ?

21. Для схеми асинхронного JK-тригера (рис. 5.32) визначте частоту паразитної генерації при J=K=1, якщо логічні елементи 2ІНЕ мають час затримки t_зп = 5 нс.

22. Який вигляд має таблиця переходів синхронного JK-тригера з керуванням зрізом імпульсу ? Поясніть принцип дії схеми такого тригера на рис. 5.35а.

23. Розгляньте роботу JK-тригера, принципова схема якого наведена на рис. 5.36, при надходженні на його вхід тактового сигналу, якщо він знаходиться у стані Q = 1, = 0, а на інформаційних входах сигнали J = 0, K =1.

24. Який вигляд має таблиця переходів комбінованого JKRS-тригера з керуванням зрізом імпульсу і інверсними входами попередньої установки ?

25. Поясніть принцип дії JK-тригера з внутрішніми затримками (рис. 5.38).

26. Запишіть таблицю справжності T-тригера і на її підставі визначте логічне рівняння такого тригера. Чому такий тригер називають лічильним ?

27. На підставі логічних рівнянь T-тригера і синхронних JK- та D-тригерів визначте схеми увімкнення JK- та D-тригерів для одержання T-тригера.

28. Побудуйте часові діаграми сигналу на виході T-тригера, керованого фронтом імпульсу, при надходженні на його вхід послідовності прямокутних імпульсів.

29. Запишіть таблицю справжності TV-тригера. Яким логічним рівнянням описується цей тригер і як його можна реалізувати на основі T-тригера ?

30. Поясніть принцип дії схеми тригера Шмітта на рис. 5.48а.

31. Нарисуйте схему тригера Шмітта на інверторах КМОНТЛ і дискретних резисторах. Розрахуйте для неї значення опорів R1, R2, при яких ширина петлі гістерезиса передаточної характеристики тригера буде дорівнювати 2 В. Знайдіть значення напруг перемикання тригера U¹_пор і U⁰_пор. Розрахунки виконати для напруги живлення U_сс = 10 В.

32. Для схеми синхронізатора на рис. 5.55а визначте значення ємності конденсатора С1, якщо в ній використана мікросхема КМОНТЛ КР1564ТМ2, що містить два DRS-тригера, які при напрузі живлення U_cc = 6 В мають значення часу затримки перемикання t_{з пер} = 15 нс.

Розділ 6. СПЕЦІАЛЬНІ ЕЛЕМЕНТИ