7.2. Структурна схема мікроконтролера кр1816ве51 та призначення складових
Основу структурної схеми МП ВЕ51 (рис.. 7.1) утворюють внутрішня
двонаправлена 8-бітна шина, яка зв’язує між собою основні вузли та пристрої: резидентну пам’ять, АЛП, блок регістрів спеціальних функцій, пристрій
керування та порти вводу/виводу.
Програміст, який розробляє програмне забезпечення МПС на мові
асемблеру, розглядає МП в вигляді наступних програмно доступних елементів: постійної пам’яті програми РПП, лічильника команд СК(РС); банку регістрів оперативної памяті (регістри памяті даних РПД, вони є регістрами загального призначення РЗП) , регістру бітів умов (стану) процесора PSW та регістрів портів , стеку або показника стеку SP, системи переривань та системи команд.
МП ВЕ51 має в своєму складі 8-ми розрядний регістр-акумулятор (А), буферні 8-ми розрядні регістри (Т1, Т2 та В), комбінаційну схему обробки байтів АЛП (АЛУ), банк резидентної пам’яті загального призначення ємністю 128 байт; резидентну EPROM ємністю 4К, 8-ми розрядний регістр (стану) ознаки PSW; а також схему десяткової корекції (СДК), що дозволяє виконувати обробку даних в двійково-десятковій системі числення.
Призначення виводів мп кр1816ве51
■ Р0.0 – Р0.7 – 8ми розрядний двонаправлений порт вводу/виводу. Через нього здійснюється: ■ мультиплексне передавання коду даних і молодших
розрядів коду адреси при звертанні до зовнішньої пам’яті; ■ введення даних під
час програмування МП та перевірення внутрішньої ЕРROM.
■ Р2.0. – Р2.7 - 8ми розрядний двонаправлений порт передачі старших розрядів адреси (А15…А8) при здійсненні вибірки із зовнішньої пам’яті, а також передача старших розрядів коду адреси та керуючих слів при програмуванні МП та перевірення внутрішньої ЕРROM.
■ Р1.0. – Р1.7 - 8ми розрядний двонаправлений порт вводу/виводу даних.
■ Р3.0. – Р3.7 – порт 3, всі його виводи можуть бути використані для реалізації наступних альтернативних функцій:
Р3.0 (RXD) - вхід приймача послідовного коду. Слугує для приймання послідовного коду в асинхронному режимі передавання, або вводу/виводу в синхронному режимі передавання;
Призначення виводів мп кр1816ве51
■ Р0.0 – Р0.7 – 8ми розрядний двонаправлений порт вводу/виводу. Через
нього здійснюється: ■ мультиплексне передавання коду даних і молодших
розрядів коду адреси при звертанні до зовнішньої пам’яті; ■ введення даних під
час програмування МП та перевірення внутрішньої ЕРROM.
■ Р2.0. – Р2.7 - 8ми розрядний двонаправлений порт передачі старших розрядів адреси (А15…А8) при здійсненні вибірки із зовнішньої пам’яті, а також передача старших розрядів коду адреси та керуючих слів при
програмуванні МП та перевірення внутрішньої ЕРROM.
Рис. 7.1. Загальна структурна схема МП КР1816 ВЕ51(31)
■ Р1.0. – Р1.7 - 8ми розрядний двонаправлений порт вводу/виводу даних.
■ Р3.0. – Р3.7 – порт 3, всі його виводи можуть бути використані для реалізації наступних альтернативних функцій:
Р3.0 (RXD) - вхід приймача послідовного коду. Слугує для приймання
послідовного коду в асинхронному режимі передавання, або вводу/виводу в
синхронному режимі передавання;
Р3.1 (TXD) – передавання послідовного коду в асинхронному режимі або
виведення синхросигналів при синхронній передачі;
Р3.2 (ІNТ0) – вхід зовнішнього переривання нуля (0) або сигнал керування входом лічильника/таймера «0»;
Р3.3 (ІNТ1) – вхід зовнішнього переривання одиниці (1) або сигна керування
входом лічильника/таймера «1»;
Р3.4 (Т0) – вхід лічильника/таймера «0» або тест-вхід;
Р3.5 (Т1) – вхід лічильника/таймера «1» або тест-вхід;
Р3.6 (WR) – сигнал керування записом (нульом), видає строб фіксації байта даних, що передаються із порту Р0 в зовнішню пам’ять;
Р3.7 (RD) – сигнал керування читанням (нульом), видає строб керування зчитуванням байту даних із зовнішньої пам’яті, який буде переданий через порт Р0;
■ ALE/PROG (САВП або САЗП) – вихідний сигнал (строб) для фіксації адреси даних в зовнішній пам’яті, а під час програмування резидентної EPROM використовується для подачі вхідного імпульсу програмування;
■ PME (PSEN) – сигнал дозволу звертання до зовнішньої пам’яті. Використовується при програмуванні або перевіренні зовнішньої пам’яті і по цьому сигналу дані із зовнішньої пам’яті програм надходять на шину даних при виконанні операції вибірки;
■ DEMA (EA) – перемикання пам’яті програм. Якщо на вході логічна 1, то МП виконує команди, що записані у резидентній EPROM при умові що адреса на лічильнику команд на перевищеє 4096Н. Якщо на вході DEMA встановлено логічний 0, то МП здійснює вибірку програми по всім адресам (0 - 64К) із зовнішньої пам’яті програм.
Призначення функціональних блоків МП КР1816 ВЕ51 (рис. 7.2 та 7.3)
■ Арифетично-логічний пристрій (АЛП) – виконує всі арифметичні (з урахуваннім перенесення чи ні) та логічні операції, а також операції циклічного зсуву, скиду та інвертування. Простіша операція додавання використовується в
АЛП для інкрементування (збільшення) вмістимого регістрів, для керування
регістром-показником даних та автоматичного вираховування адреси наступної команди, а простіша операція віднімання – для декрементування (зменшення)
вмістимого регістів. Простіші операції утворюють «тандеми» для виконання в
АЛП таких операцій як інкрементування 16-бітних регістрових пар. В АЛП реалізується також механізм каскадного виконання простіших операцій для реалізації складних команд.Важнішою особливістю АЛП МП ВЕ31(51) є можливість оперувати не тільки байтами, але і з бітами. Окремі програмно доступні біти можуть бути встановлен в стан логічної «1», скинуті в «0», інвертовані, передані, провірені та використані в логічниї операціях. Тому КР1816ВЕ31(51) знайшов широке використовування для управління об’єктами з дискретними двопозиційними вхідними та вихідними змінними і говорять, що він є «булевий процесор».
АЛП підпорядковані програмно недоступні регістри (Т1 та Т2) тимчасового
зберігання операндів, схема десяткової корекції СДК та регістр стану PSW,
стан якого використовується схемою логіки ПКВО для виконання переходів по підпрограмам.
Рис. 7.2. Загальна функціональна схема МП КР1816ВЕ51
Рис. 7.3. Функціональна схема блоків обслуговування ІРПС МП КР1816ВЕ51
АЛП працює з 4-ма типами інформаційних об’єктів: ■ булевими (1 біт); ■
цифровими 4-х бітними, ■ байтними (8 біт) та ■ адресними WORD (16 біт).
він є «булевий процесор».
■ МП КР1816ВЕ51 має у своєму складі 4-ри двонаправлені порти Р0, Р1, Р2 та порт Р3 (двонаправлений порт з додатковими (альтернативними) фукціями, які задаються програмно), що призначені для вводу/виводу інформації по байтам. Кожний порт має у своєму складі керуємий «регістр-защіпку» (регістр-фісатор), який являє собою 8-ми розрядний регістр, що має байтову та бітову адресу для установки чи скиду розрядів регістру за допомогою програмного забезпечення. Кожний із цих регістрів обладнаний вхідним буфером (підсилювачем), та вихідним драйвером (спеціальний магістральний підсилювач, який дозволяє об’єднувати окремі модулі МПС загальними лініями зв’язку і який називають схемою з трьома станами. Перший стан драйвера –введення інформації в МП, другий –виведення інформації із МП, а третій – високоімпедансний стан (схема практично відмикається від навантаження), при якому схема не заважає проходженню сигналів по загальній шині.
■ А –акумулятор – двохтактний регістр результату, так як використовується спочатку в якості регістра операнду, а після операції – зберігає її результат.
■ Динамічні тригери Т1 та Т2 та регістр розширення В – програмно
недоступні і використовуються для тимчасового зберігання інформації МП.
■ При виконанні обробки даних в АЛП формуються признаки, частина яких фіксується на тригерах, утворюючи традиційний регістр PSW, але признаки нульового результату А та наявності одиниці у вибраному програмно розряді А - не фіксується в PSW, а зберігається в АЛП. Тим не менше в МП КР1816ВЕ51 доступна логіка умовних переходів по останнім двом признакам без їх фіксації на тригерах з виконанням команд передачі керування (JZ; JNZ; JB0 – JB7).
Регістр PSW МП КР1816ВЕ51 вміщує наступні біти:
■ «С» признак перенесення – біт PSW.7;
■ «АС» признак міжтетрадного перенесення –біт PSW.6;
■ «F0» признак користувача –біт PSW.5;
■ «RS1» признак вибору банка регістрів – біт PSW.4;
■ «RS2» признак вибору банка регістрів – біт PSW.3;
■ «OV» признак переповнення розрядної сітки) – біт PSW.2;
■ PSW.1 – не використовується;
■ «Р» - признак парності – біт PSW.0.
■ РПП та РПД – резидентна пам’ять програми та даних. Обидві пам’яті фізично і логічно розділені, мають різні механізми адресування та працюють під дією різних сигналів.
■ РПП EPROM – 4К байт,зберігає запрограмовані команди програми,
константи, керуючі слова ініціалізації, таблиці перекодування тощо. Обладнана 16-ти розрядною шиною адреси, через яку забезпечується доступ до лічильника команд (РС, СК, ЛК) та до регістра-показника даних (РУД, DPTR). Останній використовується при непрямих переходах по програмі.
■ РПД – резидентна оперативна пам’ять даних – регістри загального призначення ємністю 128 байт. Ця частина пам’яті адресується одним байтом і призначена для зберігання змінних при виконанні програми. Залишок пам’яті (ще 128 байт) займають з певною фіксованою адресою регістри спеціальних функцій (РСФ): ■ А; ■ В (розширювач А); ■ PSW; ■ SP; ■ DPTR; порти P0…P3; ■ ІР – регістр пріоритетів; ■ ЕІ – регістр маски переривань; ■ – регістри керування станом режимів таймерів/лічильників подій TMOD тощо.
■ СК (РС або ЛК) – лічильник команд. При виконанні операціїй зберігає 16-ти розрядну адресу пам’яті програми або 8-ми/16-ти розрядну адресу даних у з зовнішньоїй пам’яті. ЛК в свою чергу вміщує:
РАП – регістр адреси пам’яті; безпосередньо записує і зберігає адресу
команди, що виконується; або видає 8-ми/16-ти розрядну адресу даних,для їх отримання із зовнішній пам’яті; або виконує запис даних у зовнішні пристрої через порт Р0 по командам MOVX @Rі, A та MOVX @DPTR, А; або запис даних у акумулятор командами MOVX A, @Rі та MOVX А, @DPTR.
Буфер ЛК – регістр зв’язує 16-ти розрядну шину лічильника команд та 8-ми розрядну шину даних, чим забезпечує запис, зберігання і комунікацію інформації.
■ DPTR – регістр-показник даних (РУД) – фіксує 16-ти розрядну адресу зовнішніх даних в операціях звертання до зовнішньої пам’яті і складається із двох регістрів (DPН –зберігає старший байт адреси, та DPL – зберігає молодший байт). Обидва регістри входять у склад регістрів загального призначення, програмно доступні і можуть використовуватись як окремі регістри.
■ SP (РУC) – 8-ми бітний показник стеку може видати адресу будь-якої комірки внутрішньої оперативної робочої пам’яті даних (РПД). Його вмістиме інкрементується перед записом в стек даних при виконанні команд PUSH та COLL, та декрементується - при виконанні команд POP та RET.
■ Таймер/лічильник. В складі засобів МП КР1816ВЕ51 є регістрові пари з символічними іменами ТН0, ТL0 та ТН1, ТL1 на базі яких працюють два незалежних програмно-керуємих 16-ти бітних таймери/лічильники подій.
■ SBUF – буфер послідовного порту – являє собою два незалежних регістра – буфер приймача та буфер передавача. Завантаження байта в SBUF миттєво викликає початок процесу передачі через послідовний порт. Якщо байт зчитується із SBUF, то його джерелом є приймач послідовного порту.
■ Регістри спеціальних функцій –це регістри з символічними іменами ІР, ІЕ, ТМОD, ТСОN, SСОN, РСОN. Вони використовуються для фіксації та зміни по програмі керуючих біт МП КР1816ВЕ51 та бітів: ■ стану схеми переривання, ■ таймера/лічильника, ■ приймача/передавача послідовного порту та ■ керуванням потужністю споживання МП КР1816ВЕ51.