4 Типові пристрої обчислювальних систем (Для самостійного вивчення)

До типових пристроїв мікропроцесорних систем можна віднести такі пристрої: двійкові суматори, цифрові компаратори, арифметико-логічний пристрій, запам’ятовувальні пристрої, пристрої введення/виведення інформації, таймери, програмовні логічні інтегральні схеми (ПЛІС) тощо.

4.1 Суматори

Суматор – це вузол обчислювальної системи, що виконує арифметичне додавання кодів двійкових чисел. Суматор будується з комбінаційних схем, які виконують додавання двох однорозрядних двійкових чисел a i b, формують однорозрядний сигнал їх суми – S і сигнал перенесення в наступний старший розряд – C. Такі пристрої називають напівсуматорами і вони є елементною базою для побудови повних суматорів.

Умовне графічне позначення такої схеми показано на рис. 4.1.

Рисунок 4.1 – Умовне графічне позначення комбінаційного напівсуматора

Схема повного однорозрядного суматора буде відрізнятися тим, що одним з вхідних сигналів, додатково до операндів a i b, буде значення вхідного перенесення, яке буде додаватися до результату. Алгоритм роботи повного однорозрядного суматора можливо описати за допомогою таблиці істинності – табл.4.1.

Таблиця 4.1 – Таблиця істинності однорозрядного суматора

Вхідне перенесення c	Додаток a	Додаток b	Вихідне перенесення C	Сума S
0	0	0	0	0
0	1	0	0	1
0	0	1	0	1
0	1	1	1	0
1	0	0	0	1
1	1	0	1	0
1	0	1	1	0
1	1	1	1	1

За даними цієї таблиці можливо виконати синтез схеми повного суматора. Після чого буде видно, що ця схема є поєднанням схем двох напівсуматорів. Схему повного суматора показано на рис. 4.2.

Рисунок 4.2 – Схема повного однорозрядного суматора

У цій схемі формуються два проміжні перенесення і одна проміжна сума, яки далі приймають участь у формуванні результату Вихідне перенесення формується як результат виконання логічної функції АБО сигналів двох проміжних перенесень.

Багаторозрядні суматори будуються як схеми паралельного з’єднання повних однорозрядних суматорів з послідовними лініями міжрозрядних перенесень. Приклад схеми такого суматора показано на рис. 4.3.

Рисунок 4.3 – Схема n-розрядного комбінаційного паралельного суматора

Комбінаційний суматор можливо також використовувати для виконання операції віднімання чисел зі знаками, для чого операнди, що надходять на схему повинні подаватися у доповнювальному коді.

Важливою рисою комбінаційного паралельного суматора є затримка у колах формування перенесень. За характером розповсюдження перенесення суматори розділяють на три класи: суматори з порозрядним паралельним перенесенням, з паралельним перенесенням і з груповим перенесенням.

Паралельні суматори будуються за схемою, що показана на рис. 4.3, і характеризуються послідовним розповсюдженням сигналу перенесення від розряду до розряду, по ступені формуванням результату. Затримка формування суми, при наявності перенесень буде дорівнювати

де τ – затримка сигналу у одному розряді суматора; n – кількість розрядів. Видно, що ця величина швидко зростатиме із збільшенням кількості розрядів.

Таким чином, такий тип суматора характеризуються простотою схеми формування перенесення, але має низьку швидкодію.

Для усунення цього недоліку, можливо використовувати схему суматора з паралельним перенесенням. В такому суматорі додавання виконується як порозрядна операція і вхідне перенесення для кожного старшого розряду формується незалежно від формування перенесення у попередньому молодшому розряді. Для всіх розрядів сигнали перенесення також формуються паралельно. Формування сигналів перенесення відбувається в результаті формування і обробки додаткових двох сигналів: розповсюдження перенесення (CRP – Carry Propagation) і генерування перенесення (Carry Generation). Затримка отримання суми в такому суматорі складається із однакових значень затримки перенесення для всіх розрядів, які не залежать від кількості розрядів. Слід сказати, що апаратні затримки в такій схемі швидко зростають, відповідно до збільшення кількості розрядів, тому, в чистому вигляді, такий тип суматора майже не використовується. Для невеликої кількості розрядів (до 8) промисловість випускає спеціальні мікросхеми – схеми прискореного перенесення.

Для прискорення формування сигналів перенесення у суматорах з великою кількістю розрядів використовується принцип групового перенесення, відповідно до якого розрядна сітка розбивається на декілька груп з однаковою кількістю розрядів у кожній. Кожна група являє собою суматор, всередині котрого перенесення може формуватися як послідовно так і паралельно, а перенесення із групи в групу відбувається по тракту міжгрупового перенесення. Тракт міжгрупового перенесення також будується як паралельний або послідовний. Тракт паралельного перенесення будується таким чином, що міжгрупові перенесення формуються паралельно, по значенням розповсюдження перенесення і генерування перенесення між групами. У тракті послідовного перенесення сигнал перенесення з виходу молодшого розряду надходить на вхід перенесення наступної старшої.

Використання паралельного перенесення всередині групи з паралельним перенесенням між групами дозволяє будувати найбільш швидкодіючі суматори з розрядністю 24 – 64 біти. Загалом, вибір схеми суматора і формування перенесення в кожному випадку виконується по результатам аналізу апаратних витрат і забезпеченню необхідної швидкодії.

Суматори є елементною базою для побудови цифрових компараторів і арифметико-логічних пристроїв.

Контрольні запитання:

1 Яке призначення схеми суматора?

2 Які умови формування сигналів на виходах однорозрядного суматора?

3 В чому полягає причина низької швидкодії паралельного суматора?

4 Якими способами можливо підвищити швидкодію суматора?