7.2.1 Організація 8-розрядних мікропроцесорів (Для самостійного вивчення)

Типовим МП фоннейманівською архітектури є 8-розрядний МП фірми Intel МП І8080.

Його аналогом російського виробництва був мікропроцесор К580ВМ80А (МП К580) з фіксованою системою команд. МП виготовлявся у вигляді ВІС за n-МДП-технологією та розміщувався у корпусі з 40 виводами; він працював з тактовою частотою 2 МГц. та потребував напругу живлення +5, -5, +12 В.

МП К580 випускався з метою побудови керувальних мікропроцесорних систем, зокрема на ньому виготовлялись контролери жорстких дисків. Довжина операнда у мікропроцесорі складала 8, а адреси — 16 розрядів. Таким чином, адресний простір МП становив 64 Кбайти.

Характерними особливостями МП К580 є:

• тришинна структура з шинами даних, адреси та керування;

• наявність внутрішньої двоспрямованої шини даних, призначеної для взаємодії усіх вузлів МП, шириною 8 розрядів;

• шина керування, яка вміщує лінії, призначені для передавання керувальних сигналів, ознак стану мікропроцесора та зовнішніх пристроїв. Сигнали шини керування можна поділити на три групи:

1. Синхронізуючі сигнали для супроводження інформації при передаванні її в обох напрямках по шині даних.

2. Сигналів, які інформують МПС про стан МП.

3. Сигналів запиту переривання, дозволу переривання тощо.

Структурна схема 8-розрядного мікропроцесора КР 580ВМ80А показана на рис. 7.3. На структуру МП вплинули, перш за все, обмеження на кількість зовнішніх виводів його корпусу через технологічні труднощі виготовлення ВІС. Це обумовило малорозрядну шину даних (8 розрядів) та вузький інтерфейс обміну даними з зовнішніми пристроями.

Для зберігання операндів, які беруть участь у операціях АЛП, передбачено сім 8-розрядних регістрів. Регістр А, який називається акумулятором, призначений для обміну інформацією з зовнішніми пристроями; при виконанні арифметичних, логічних операцій та операцій зсувів він є джерелом операнда, в нього пересилається результат виконаної операції.

Шість інших 8-розрядних регістрів B, C, D, E, H, L утворюють блок регістрів загального призначення (РЗП). Ці регістри можуть використовуватися як поодинокі або об’єднуватись у регістрові пари BC, DE, HL.

Рисунок 7.3 — Структурна схема 8-розрядного мікропроцесора

КР 580ВМ80А

Регістри БР1, БР2, W, Z використовуються як буферні, програмно-неприступні регістри.

Вказівник стеку — ВКСТ — (SP) — 16-розрядний регістр, слугує для адресації особливо організованої пам’яті, яка називається стеком.

Програмний лічильник — ПРЛІЧ — (PC) або лічильник команд призначений для зберігання адрес команд; після вибирання з оперативної пам’яті поточної команди вміст лічильника команд збільшується на кількість байтів цієї команди і, таким чином, при відсутності умовних та безумовних переходів у програмах формується адреса наступної команди. Блок регістрів вміщує також спеціальну схему інкрементування/декрементування (ІНК/ДЕК), яка забезпечує без АЛП у процесі передавання даних поміж регістрами модифікацію вмісту регістрів на 1.

При звертанні до пам’яті з метою вибирання даних, але не команд, як адреса може використовуватись вміст будь-якої регістрової пари з РЗП.

Арифметично-логічний пристрій — АЛП (ALU) виконує арифметичні операції складання з передаванням перенесення у молодший розряд та без урахування цього перенесення, логічні операції кон’юнкції, диз’юнкції, складання за модулем 2, порівняння, а також чотири види циклічних зсувів над 8-розрядними операндами.

АЛП виконано на основі комбінаційної схеми суматора з власними регістрами тимчасового зберігання даних БР1 та БР2.

При виконанні арифметичних та логічних операцій одним з операндів слугує вміст акумулятора і результат операції розміщується у акумуляторі. Циклічний зсув виконується тільки над вмістом акумулятора.

Схема десяткової корекції (ДК) дозволяє виконувати операції над даними, які подані у двійково-десятковій системі числення. При зберіганні операнда, трактованого як десяткове число, розряди кожного регістра, в якому воно вміщене, розділяються на дві групи по чотири розряди кожна і у кожній групі розрядів зберігається одна десяткова цифра, подана у коді BCD (8421). Таким чином у регістрі можна зберігати 2-розрядне десяткове число. При виконанні арифметичних операцій над двійково-десятковими числами може знадобитися корекція результату (додавання до нього числа 0110₂). Така корекція у кожній 4-розрядній групі результату виконується схемою ДК при виконанні окремої команди мови програмування.

Регістр прапорців РПр, або регістр ознак, складається з п’яти тригерів, які призначені для зберігання певних ознак, якими можна охарактеризувати результат виконання операції АЛП.

Ознака CY (ознака перенесення, від Carry) — перенесення із старшого розряду при виконанні арифметичних операцій та вміст висуваного з акумулятора розряду при виконанні операцій зсувів.

Ознака Z (ознака нуля, від Zero) — встановлюється у стан 1, якщо результат операції дорівнює нулю.

Ознака S (ознака знаку, від Sign) встановлюється у стан, який визначається значенням старшого розряду результату; S = 1 означає, що результат позитивний, S = 0 — негативний.

Ознака Р (ознака парності або непарності кількості одиниць у результаті, від Parity) встановлюється у 0, якщо кількість одиниць у результаті непарна, і у 1 — якщо парна; ознака Р використовується у багатьох випадках, коли треба перевірити правильність передавання даних за парністю або непарністю кількості одиниць.

Ознака АС (ознака додаткового перенесення від Auxiliary Carry) встановлюється у 0, якщо перенесення з молодшої тетради у старшу відсутні, і у 1, якщо має місце; ознака АС використовується при виконанні операцій над двійково-десятковими числами, за наявністю АС при необхідності підмикається схема десяткової корекції.

Усі регістри та регістрові пари можуть бути скомутовані за допомогою мультиплексора (МUХ) та схеми вибору регістрів як з внутрішньою шиною даних, так і з ША. Регістри акумулятора (А) та регістр прапорців (F) також можуть утворювати регістрову пару AF, яка називається словом стану програми (ССП або PSW — PROGRAM STATUS WORD). ССП зазвичай використовується для зберігання у стеку стану програми при зверненні до підпрограм обробки переривань.

При передаванні адреси вміст регістрових пар зберігається у 16-розрядному регістрі адреси (РА), з якого далі через буфер шини адреси (БША) поступає на 16-розрядну шину адреси (ША) і далі у оперативну пам’ять. Число кодових комбінацій 16-розрядної адреси дорівнює 2¹⁶, кожна з них може визначати адресу (номер) одної з комірок оперативної пам’яті. Таким чином, забезпечується можливість звернення до пам’яті, яка вміщує до 64 Кбайтів, тобто 65536 8-розрядних слів.

Буферні регістри даних (БР) та буфер шини адреси (БША) забезпечують зв’язок процесора з зовнішніми шинами даних та адрес. Особливістю буферів є те, що у кожному розряді вони мають логічні пристрої з трьома стабільними станами: крім станів L0 та L1 передбачений третій стан, у якому вони мають безкінечний вихідний опір і є відімкнені від відповідних шин.

Регістр команд (РК) приймає з шини даних код операції команди, який потім декодується у дешифраторі коду (ДШК). Формувач машинних циклів (ФМЦ) організує взаємодію між усіма блоками та схемами МП та пристроями МПС.

Пристрій керування та синхронізації реалізований апаратно з використанням програмованої логічної матриці. Вихідні сигнали пристрою поступають як до вузлів мікропроцесора, наприклад, вказуючи код операції АЛП, так і для виконання мікрооперацій у МПС.

З шини керування на пристрій керування та синхронізації поступають такі сигнали:

• RESET — скидання або початкового встановлення;

• F₁ та F₂ — дві послідовності імпульсів синхронізації з неоднаковими фазами;

• READY — сигнал готовності зовнішнього пристрою до обміну; використовується для організації обміну даними з пристроями, які мають низьку швидкодію порівняно з МП;

• HOLD — сигнал запиту прямого доступу до пам’яті (ПДП) або запиту на захоплення шин; використовується для організації обміну даними з пристроями, швидкодія яких завбільша ніж у МП;

• INT — сигнал запиту передавання від зовнішнього пристрою, коли він є готовий до роботи.

На шину керування з пристрою керування та синхронізації поступають такі сигнали:

• SYNC — вихід сигналу синхронізації, високий рівень цього сигналу свідчить про те, що по шині даних передається байт стану, який використовується для формування керувальних сигналів для зовнішніх пристроїв;

• WAIT — сигнал підтвердження очікування; його високий рівень свідчить про те, що процесор знаходиться у режимі очікування і виконує такти очікування (холості такти);

• HLDA — сигнал підтвердження прямого доступу до пам’яті або підтвердження захоплення шин; високий рівень цього сигналу свідчить про те, що процесор перевів свої шини адреси, даних та керування у стан високого опору;

• INTE — сигнал дозволу на переривання;

• DBIN — сигнал читання; його високий рівень свідчить про те, що двоспрямована шина даних знаходиться у режимі прийому інформації;

• — сигнал запису; низький рівень цього сигналу свідчить про те, що двоспрямована шина даних знаходиться у режимі видачі інформації, високий — її прийому.

До групи синхронізуючих сигналів відносяться F₁, F₂, SYNC. До групи сигналів, які інформують МП про стан зовнішніх пристроїв, можна віднести сигнали RESET та READY. Сигнали запитів на дозвіл роботи від зовнішніх пристроїв та відповідні сигнали від МП — це сигнали HOLD, HLDA, INT, INTE. Сигнали WAIT, DBIN, свідчать про стан процесора та шини даних.