- •2 Модуль
- •3 Модуль
- •4 Модуль
- •1 Вузли обчислювальної техніки та мікропроцесорних систем.
- •2 Програмування мікропроцесорів фірми Intel.
- •1 Модуль
- •1 Обчислювальні та мікропроцесорні системи
- •1.1 Основні визначення
- •1.2 Принципи побудови та функціонування обчислювальних систем
- •1.2.1 Архітектура обчислювальних систем
- •1.2.2 Класифікація комп’ютерів
- •1.3 Принципи побудови та функціонування мпс
- •1.4 Функціонування обчислювального пристрою
- •2 Операції над даними в обчислювальних системах
- •2.1 Подання даних в обчислювальних системах
- •2.2 Подання даних у кодах
- •2.3 Порозрядні операції над даними
- •3 Цифрові автомати
- •3.1 Визначення цифрових автоматів
- •3.2 Синтез логічних схем
- •3.3 Розробка ца
- •4 Типові пристрої обчислювальних систем (Для самостійного вивчення)
- •4.1 Суматори
- •4.2 Цифрові компаратори
- •4.3 Арифметико-логічний пристрій
- •4.4 Програмовні логічні інтегральні схеми (пліс)
- •5 Принципи побудування запам’ятовувальних пристроїв мпс з заданою організацією
- •5.1 Запам’ятовувальні пристрої мпс та їх класифікація
- •5.2 Постійні запам’ятовувальні пристрої
- •5.3 Оперативні запам’ятовувальні пристрої
- •5.4 Умовне позначення мікросхем пам’яті
- •5.5 Побудування модуля запам’ятовувального пристрою мпс з заданою організацією
- •6 Інтерфейс
- •6.1 Організація інтерфейсів
- •6.2 Організація послідовних інтерфейсів введення-виведення
- •7 Мікропроцесори
- •7.1 Архітектура мікропроцесорів
- •7.2.1 Організація 8-розрядних мікропроцесорів (Для самостійного вивчення)
- •Інтерпретація даних у мп к580вм80а
- •Програмна модель мп к580вм80а
- •Формат команд мп к580вм80а
- •Способи адресації операндів мп к580вм80а
- •Мікропроцесорна система кр580
- •Стекова пам’ять
- •Функціонування мпс
- •Виконання команди пересилання з регістра с у регістр в
- •Робота мпс при виконанні команди in n введення даних з порту n в акумулятор мп а
- •Реакція мпс на виконання команди зупину
- •Робота мпс у режимі переривань
- •7.2.2 Організація 16-розрядних мікропроцесорів
- •7.2.3 Організація 32-розрядних мікропроцесорів (Для поглибленого вивчення)
- •Співпроцесори мп і80386
- •7.3 Продуктивність мікропроцесорів та її оцінювання
- •7.3.1 Технічна продуктивність мікропроцесора
- •7.3.2 Реальна продуктивність мікропроцесора
- •7.3.3 Архітектура сучасних мікропроцесорів
- •8 Використання мп фірми intel у
- •Процесори Athlon та Duron фірми amd
- •Список рекомендованої літератури до 1 модулю
- •2 Модуль
- •9 Програмування мікропроцесорів фірми intel
- •9.1 Сегментування пам’яті мікропроцесорами
- •9.2 Способи адресування операндів мп фірми Intel Регістрове адресування операндів
- •Безпосереднє адресування операндів
- •Пряме адресування
- •Непряме регістрове адресування
- •Пряме адресування з індексуванням
- •Адресування за базою з індексуванням
- •Непряме адресування з масштабуванням
- •9.3 Мова програмування Асемблер-86
- •9.3.1 Формат команди
- •9.3.2 Команди пересилань
- •9.3.3 Команди перетворення даних мови Асемблер-86
- •9.3.4 Команди умовних та безумовних переходів
- •9.3.5 Команди організації циклів
- •9.4 Створення програм на мові Асемблер-86
- •9.4.1 Лінійні програми
- •9.4.2 Розгалужені програми
- •9.4.3 Циклічні програми
- •10 Програмна реалізація вузлів телекомунікаційного обладнання на мові асемблер-86
- •10.1 Способи реалізації алгоритмів
- •10.2 Розробка апаратно-програмних комплексів
- •10.3 Приклади реалізації простих вузлів телекомунікацій
- •10.3.1 Ініціалізація послідовного асинхронного адаптера rs-232-c
- •10.3.2 Фрагмент програми передавання даних через асинхронний адаптер rs-232-c
- •10.3.3 Фрагмент програми приймання даних через асинхронний адаптер rs-232-c
- •10.3.4 Приклад програми ініціалізації rs-232-c та введення-виведення даних, написаної у програмному середовищі turbo assembler (tasm)
- •10.3.5 Програмна реалізація генератора імпульсних послідовностей
- •10.3.6 Програмне вимірювання періоду імпульсної послідовності det
- •10.3.7 Програмна реалізація мультиплексора
- •Список рекомендованої літератури до 2 модулю
- •3 Модуль
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистем введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •11.4.4 Організація підсистеми введення/виведення
- •11.4.5 Підключення співпроцесора
- •12 Програмування універсальних мп
- •12.1 Мова Асемблер програмування мп фірми Motorola
- •Непряма регістрова адресація з постіндексуванням
- •Непряма регістрова адресація з преіндексуванням
- •Непряма відносна адресація з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилання
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою на мові Асемблер мп фірми Motorola
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури до 3 модулю
11.4.2 Розподіл адресного простору мпс
Вхідний контроль:
З якою метою адресний простір розподіляється між різними типами підсистем МПС?
Чи можуть займати адресний простір периферійні пристрої?
Чи займає адресний простір центральний процесор?
Чи займає адресний простір співпроцесор?
За основу підходу до розділу адресного простору, який формує МП МС68ЕС020, було взятo мапу пам’яті FLIGHT-68EC020EVM. Розподіл адресного простору МПС представлено на рис. 11.23.
Зарезервовано |
$FFFFFF
$C00000 |
DUART |
$BFFFFF
$A00000 |
PI/T |
$9FFFFF
$800000 |
RAM |
$7FFFFF
$400000 |
ROM |
$3FFFFF
$000000 |
Рисунок 11.23 — Розподіл адресного простору МПС
Адресний простір розподіляється між ПЗУ — адреси $000000...$3FFFFF, ОЗП — адреси $400000...$7FFFFF, паралельними периферійними інтерфейсами-таймерами РІ/Т — адреси $800000...$9FFFFF, та асинхронними послідовними адаптерами DUART — адреси А00000...FFFFFF.
Розподіл адресного простору між типами пристроїв можна реалізувати на програмованій логічний матриці – ПЛМ, наприклад, 16L8D (PAL2) фірми Motorola (рис. 11.24).
Вихідні логічні функції — це сигнали ROMS# — дозвіл на роботу декодерів адреси BIC постійної пам’яті, RAMS# — дозвіл на роботу декодерів адреси BIС оперативної пам’яті, CS230# — дозвіл на роботу декодерів адреси BIC PI/T, CS681# — дозвіл на роботу декодерів адреси ВІС DUART. Таким чином, розподіл адресного простору реалізується за допомогою ієрархічної структури: ПЛМ розподіляє адресний простір на підпростори для пристроїв різних типів, а внутрі кожного підпростору адреси розподіляються між окремими ВІС одного призначення за допомогою декодерів адреси.
Рисунок 11.24 — Схема формування сигналів розподілу адресного простору
Перед тим, як застосовувати декодер адресного простору PAL2, треба за допомогою логічної схеми сформувати сигнал . На рис.11.25 показано схему формування сигналу FC# — циклу центрального процесора в інверсній формі.
Рисунок 11.25 — Формування сигналу FC#
Вихідні сигнали PAL2 можуть бути описані в аналітичний формі як функції вхідних сигналів:
З цих виразів видно, що сигнал ROMS# буде мати низький рівень, коли розряди адреси А23, А22, А21 будуть дорівнювати 0, тобто починаючи з адреси $000000
Сигнал RAMS# буде дорівнювати 0, коли адресні розряди А23, А22, А21 будуть мати відповідно значення 010, тобто починаючи з адреси $400000.
Сигнал СS230# буде дорівнювати 0, коли адресні розряди А23, А22, А21 будуть мати відповідно значення 100, тобто починаючи з адреси $800000.
Сигнал CS681# буде дорівнювати 0, коли адресні розряди А23, А22, А21 будуть мати відповідно значення 101, тобто починаючи з адреси $A00000.
Нульові значення сигналів ROMS#, RAMS#, CS230#, CS681# і слугують розподілу адресного простору.
Формування сигналу читання RWAS#, який подається на входи RAM, здійснюється на логічних елементах (рис. 11.26).
Рисунок 11.26 — Схема формування сигналу RWAS#
Контрольні запитання:
Скільки пам’яті у Мбайтах займає кожний підпростір пам’яті у мапі пам’яті FLIGHT-68EC020ЕVM?
Які початкові адреси мають адресні підпростори, призначені для адресування кожного типу пристроїв, які входять до підсистем МПС?
Чим визначаються значення початкових адрес адресних підпросторів?
З якою метою формується сигнал запису/читання RWAS#?
Як можна інакше сформувати сигнал RWAS#?
З якою метою формується сигнал FC#?
Як програмуються ПЛМ у якості дешифратора адреси?