Співпроцесори мп і80386
МП І80386 може працювати з арифметичними співпроцесорами І80287 та І80387 та співпроцесором локальної обчислювальної мережі І82586.
Якщо МП І80386 працює з співпроцесором І80387, то він виконує 32-розрядні передачі. Робота співпроцесора з процесором реалізована як синхронна або псевдосинхронна.
Співпроцесор локальної обчислювальної мережі є високопродуктивним інтелектуальним контролером зв’язку, здатним вирішувати задачі керування доступом до локальної обчислювальної мережі. На рис. 7.26 показано структурну схему робочої станції локальної обчислювальної мережі, Ethernet.
Рисунок 7.26 – Структурна схема робочої станції ЛОМ
Співпроцесор виконує усі функції, які відносяться до передавання даних між розподілюваною пам’яттю та каналом мережі, а саме фільтрацію адреси, керування каналом, розбиття даних на кадри виявлення помилок, кодування даних, керування мережею, прямий доступ до пам’яті, організація буферної пам’яті.
Робоча станція вміщує центральний процесор І80386, послідовний інтерфейс, розподілювану пам’ять, прийомопередатчик та канал Ethernet.
Кеш-пам'ять МП І80386 розташована між основною пам’яттю і процесором для збільшення швидкодії системи. Механізм кеш-пам’яті є прозорим для програміста, а саме слово кеш є тайник. Швидкодія кеш порівняна з швидкодією основної пам’яті.
Концепція кеш-пам’яті основана на передбаченні найбільш вірогідного використання процесором даних з основної пам’яті шляхом копіювання їх у кеш. Ця концепція розповсюджується на дані, сусідні з поточними даними. Для цього зазвичай здійснюється передавання з основної пам’яті у кеш пам'ять блока з кількох слів, навіть якщо у даний момент потрібне тільки одне слово. Якщо потрібне слово є частиною потоку послідовних команд, то вибирання наступних команд виконується на першому етапі роботи, оскільки завдяки цьому зникає необхідність повторного звернення до основної пам’яті. Коли процесору потрібно зчитати або записати дані у пам'ять, то спочатку він перевіряє їх наявність у кеш. Якщо дані знаходяться у кеш-пам’яті (кеш-попадання), то МП І80386 може їх швидко отримати. У разі їх відсутності (кеш-промах) ці дані зчитуються з основної пам’яті та переписуються у кеш. МП І80386 працює з зовнішньою кеш-пам’яттю даних та команд.
Передбачення адреси наступного звертання до пам’яті можливо тому, що програми звертаються до пам’яті за адресою, близькою до адреси попереднього звертання. Цей принцип називається локальністю програми. Для збільшення відсотку кеш-попадань процесор використовує блочну вибірку. Контролер кеш-пам’яті поділяє на блоки основну пам’ять довжиною 2, 4, 8 або 16 байт. Зазвичай 32-розрядний процесор вміщує два або чотири слова на блок. В разі промаху контролер пересилає увесь блок, який вміщує потрібне слово, з основної пам’яті у кеш. Блочна вибірка дозволяє записати у кеш дані, розташовані перед потрібним байтом (перегляд назад), або дані, розташовані після нього (перегляд вперед) або обидва випадки.
Кеш-пам'ять у МП І80386 має ємність 64 Кбайт з 16384 входами. Кожний вхід вміщує 32 біти даних разом з 16 бітами тегової інформації. Довжина рядка (одиниця обміну між МП та кеш) складає 32 біт. Для керування пам’яттю використовуються два компаратори та дві програмовані логічні матриці. Сама ж пам’ять складається з восьми статичних ОЗП даних з організацією 8к х 8 і два динамічних ОЗП тегового поля з організацією 8к х 8. Кеш-пам’ять побудована за принципом прямого відображення, кожний елемент у основній пам’яті відображається в один елемент всередині кеш. 30-розрядна фізична адреса процесора розділяється на дві частини: 16-розрядний тег та 14-розрядний індекс. Тег відповідає старшій адресі рядків (А16 — А31), а індекс — молодшій адресі рядків (А2 – А15). Поля тега та індексу разом визначають місце подвійного слова у основній пам’яті. Додатково індекс вибирає один з 16384 рядків у кеш. Наймолодші два біти адреси кодуються так, що доступними є всі чотири байти подвійного слова. Кеш-пам'ять використовує буферізований наскрізний запис для оновлення динамічного ОЗП. Під час циклів запису нові дані записуються у кеш-пам’ять і одночасно у ОЗП. При використанні буфера цикл запису у ОЗП перекривається за часом з наступним циклом магістралі, що дозволяє виконувати запис за три такти. Буферізований наскрізний запис реалізується шляхом відділення режиму роботи ПК з кеш від режиму роботи з ДОЗУ. Це можливо тому, що кеш та динамічний ОЗП мають кожний свої власні контролери , що забезпечує можливість операцій з перекриттям цих функцій. Керувальна програмована логічна матриця визначає, коли у режимі роботи з кеш необхідний цикл звернення до пам’яті, а у режимі роботи з динамічним ОЗП запит перевіряється тільки у разі готовності до запуску нового циклу.
При оновленні динамічного ОЗП будь-який запис буферізується, тобто інформація затримується у кеш-пам’яті перед записом в основну пам’ять, а схеми кеш керують процесом доступу до основної пам’яті асинхронно по відношенню до роботи процесора. Процесор починає новий цикл до завершення циклу запису у основну пам’ять. Якщо за записом йде зчитування, то обов’язково буде кеш-попадання, тому що читання виконується у той час, коли контролер кеш зайнятий оновленням основної пам’яті. Буферізація підвищує продуктивність кеш. На рис. 7.27 наведено приклад буферізованої наскрізної пам’яті. Припустимо, що МП І80386 закінчив запис “нових даних 1”. Контролер кеш розмістив у буфер дані для запису і оновлення кеш. Процесор зчитує “старі дані 2” з кеш. Виникає ситуація кеш-попадання. У той час, поки йде читання “старих даних 2”, “нові дані 1” переписуються в основну пам’ять замість “старих даних 2”.
Недоліком буферізованого наскрізного запису є буферізування поодинокого запису, через що два останніх записи в основну пам’ять потребують циклу чекання процесора. Запис перепущеним наступним читанням потребує стану чекання процесора, який використовується для синхронізації його з повільно діючою пам’яттю. Це знижує продуктивність системи.
Рисунок 7.27 – Приклад буферізованої наскрізної пам’яті
Контрольні запитання:
Як у 32-розрядних МП фірми Intel забезпечується сумісність з 8-розрядними МП цієї ж фірми?
Як реалізується сегментна адресація пам’яті у 32-розрядних МП фірми Intel?
Як реалізується сторінкова адресація пам’яті у 32-розрядних МП фірми Intel?
Яке призначення мають співпроцесори І80387 та І82586?
З якою метою у 32-розрядних МП використовується кеш-пам’ять?