11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
11.2.1 Підсистема центрального процесорного елемента mc68000
Вхідний контроль:
Яку розрядність мають ШД та ША МП МС68000?
Які системні сигнали BIC МП68000 Ви знаєте?
Чи є ці сигнали односпрямовані або двоспрямовані і чому?
За яким алгоритмом працює пріоритетний шифратор?
На якій частоті працює МП МС68000?
До підсистеми центрального процесорного елемента МПС входять пристрої (ВІС), які забезпечують роботу ЦПЕ і сам мікропроцесор MC68000. До пристроїв, які забезпечують роботу ЦП відносяться:
генератор тактових імпульсів, який формує послідовність імпульсів тактової частоти для всієї МПС;
формувач сигналів керування МПС, який формує всі сигнали, які необхідні для вибору вузлів МПС, керування вибором розміру операндів, контролю за формуванням адреси пристроїв, перериваннями тощо.
буфер шини даних, пристрій який забезпечує необхідний рівень навантажувальної здатності виходів шини даних ВІС MC68000. Являє собою двоспрямований приймач-передавач, який підключається до виходів ЦП.
Умовне графічне позначення ВІС МС68000 наведено на рис. 11.6. На цьому рисунку також показано рекомендоване фірмою підключення виводів ВІС до джерела живлення. Призначення виводів відповідає рис. 11.4.
Формування сигналів синхронізації та скидання (RST) відбувається за допомогою схеми генератора тактових імпульсів, яка показана на рис. 11.7. В схемі використовується мікросхема МС88916 фірми Motorola. Для стабілізації частоти використовується кварцовий резонатор Z1. Підключення виводів генератора до ЦП проводиться відповідно назв виводів, з’єднуються лінії, що мають однакові назви. Сигнал тактової частоти подається на ЦП і інші пристрої схеми.
Виходи шини даних ВІС MC68000 не мають вбудованих підсилювачів потужності вихідних сигналів, тому для використання у МПС ця шина потребує використання спеціальних схем – буферів. В якості таких схем рекомендовано використовувати прийомо-передавачі 74F245, які є 8-розрядними буферними схемами. Кількість мікросхем визначається розрядністю шини даних ВІС MC68000 – 16, тому для використання у МПС необхідно використовувати дві мікросхеми 74F245, одна з котрих обслуговує молодший байт шини, а друга – старший. Обробка подвійних слів відбувається за два такти, тому молодша і старша частина будуть обслуговуватися окремо. Для керування роботою схеми необхідно дешифрувати сигнали UDS, LDS, а також сигнали формування типу циклу. Сигнали керування буфером шини даних на схемі позначено PDEN0, PDEN1. Принципова схема буфера шини даних наведена на рис. 11.8.
Сигнали керування МПС формуються при дешифруванні сигналів ЦП і сигналів адреси. Таким чином, ця схема являє собою низку різних дешифраторів, підключених у відповідні кола схеми. Для уніфікації схеми і зручності використання рекомендовано використовувати програмовану логічну інтегральну схему FPGA, яка запрограмована відповідно алгоритмів роботи всіх необхідних дешифраторів і інших схем необхідних для керування МПС.
Рисунок 11.6 — Умовне графічне позначення і принципова схема підключення ВІС МС68000
Рисунок 11.7 – Схема генератора тактових імпульсів
Рисунок 11.8 — Принципова схема буфера шини даних
Так, сигнали BYTE0 (1,3) формуються при дешифруванні сигналів UDS, LDS, відповідно табл. 11.5. Обробка подвійних слів здійснюється за два такти, під час виконання котрих зберігається значення коду. Значення сигналу BYTE0 зберігається при обробці байтів, слів та подвійних слів, а BYTE1 – при обробці слів та подвійних слів, що дозволяє спростити організацію багатошарової пам’яті.
Таблиця 11.5 – Визначення довжини операнда
-
LDS
UDS
0
0
Обробка слова
0
1
Обробка байта
Сигнали BACK1 (2, 3, 4, 5) використовуються для керування пристроями, які входять до складу МПС, формуючи сигнали, що переводять певний пристрій у активний стан. Для формування цих сигналів використовуються сигнали адреси і виконуваного циклу. Визначено, що сигнал BACK1 відповідає переведенню у активний стан ПЗУ, BACK2 – ОЗУ, BACK3 – асинхронний послідовний приймач-передавач, BACK4 – паралельний периферійний інтерфейс, BACK5 – таймер.
Умовне графічне позначення схеми FPGA, сигнали і виводи на яких вони формуються, а також адреси підключення показано на рис. 11.9.
Рисунок 11.9 – Умовне графічне позначення ВІС FPGA
Контрольні запитання:
З якою метою до підсистеми ЦП МС68000 включено буфер шини даних?
Чим відрізняються сигнали на входах і виходах буфера шини даних?
Чим визначається стабільність частоти тактового генератора МС88916?
Для чого використовуються сигнали BACK1 – 5?
Для чого на схему FPGA надходять сигнали адреси A13 –17?
В чому призначення сигналу BERR, який формується схемою FPGA?
Для формування яких сигналів використовуються сигнали UDS, LDS?
Чи використовуються сигнали FC0 –2 для реалізації переривань?