Виконання команди пересилання з регістра с у регістр в

MOV B,C; B ← (C)

М1

Т1 — на ША виставляється через РА вміст програмного лічильника РС — адреси комірки ППЗП з однобайтовою командою пересилання, на ШД короткочасно виставляється ССПЦ (вибірка коду операції). Вміст РС інкрементується для отримання адреси наступної команди, адреса поточної команди фіксована у РА та на ША.

Т2 — ССПЦ фіксується СКФ на весь час М1. Аналізуються сигнали ГОТ=1, ЗЗХ = 0, ЗУП = 0.

Т3 — вміст комірки ППЗП за адресою на ША через ШД записується у РКОП МП.

Т4 — дешифрується і аналізується код операції виконуваної команди, формується потрібна кількість машинних циклів та тактів, а також набір керувальних сигналів, виконується команда пересилання, здійснюється перехід до М1, Т1 наступної команди, записаної у ППЗП за адресою РС.

Робота мпс при виконанні команди in n введення даних з порту n в акумулятор мп а

A ← (N)

М1

Т1 — на ША виставляється через РА вміст програмного лічильника РС — адреси комірки ППЗП з однобайтовою командою пересилання, на ШД короткочасно виставляється ССПЦ (вибірка коду операції). Вміст РС інкрементується для отримання адреси наступної команди, адреса поточної команди фіксована у РА та на ША.

Т2 — ССПЦ фіксується СКФ на весь час М1. Аналізуються сигнали ГОТ=1, ЗЗХ = 0, ЗУП = 0.

Т3 — вміст комірки ППЗП за адресою на ША через ШД записується у РКОП МП.

Т4 — дешифрується та аналізується код операції виконуваної команди, формується потрібна кількість машинних циклів та тактів, а також набір керувальних сигналів. Здійснюється перехід до М2.

М2

Т1 — на ША виставляється через РА вміст РС: адреса комірки ППЗП з другим байтом команди — номером порту введення. На ШД короткочасно виставляється ССПЦ (читання з пам’яті). Вміст ПСТ інкрементується, вміст РА — на ША.

Т2 — ССПЦ фіксується СКФ. Аналізуються сигнали ГОТ = 1, ЗЗХ = 0, ЗУП = 0.

Т3 — вміст комірки ППЗП за адресою на ША через ШД записується у регістр W МП. Здійснюється перехід до М3.

М3

Т1 — на ША виставляється через РА вміст регістра W МП з адресою порту введення. На ШД короткочасно виставляється ССПЦ (читання з пристрою введення).

Т2 — ССПЦ фіксується СКФ. Аналізуються сигнали ГОТ = 1, ЗЗХ = 0, ЗУП=0.

Т3 — вміст порту введення за адресою на ША через ШД записується у акумулятор А МП. Здійснюється перехід до М1, Т1 наступної команди, записаної у ППЗП за адресою РС.

Реакція МПС на сигнал неготовності ГОТ = 0

Т2 — при відсутності сигналу готовності МПС переходить у режим очікування і виставляє на шину ШК сигнал ОЧІК (WAIT). У цьому випадку МПС припиняє роботу на цілу кількість тактів Т2 ОЧІК, під час яких перевіряється стан сигналу ГОТ. Режим очікування МПС необхідний при обміні даними з зовнішніми пристроями з низькою швидкодією. Очікування можна реалізувати також програмно, використовуючи сигнал готовності від пристрою введення та цикл ідентифікації цього сигналу. На рис.8 показані спрощені часові діаграми циклів вибірки та читання пам’яті, а на рис. 9 часові діаграми циклу запису у пам’ять.

На діаграмах показано також реакцію МП на наявність сигналу неготовності, який перевіряється у Т2. Якщо зовнішні пристрої неготові до обміну або надійшов сигнал ЗЗХ, сигнал ГОТ = 0 і обмін даними здійснюватись не може і після такту Т2 вставляється один, як показано на рисунках 7.10 і 7.11, або кілька тактів очікування Tw залежно від готовності зовнішніх пристроїв.

Рисунок 7.10 — Часові діаграми циклів вибірки (читання пам’яті)

Рисунок 7.11 — Часові діаграмі циклу запису у пам’ять

Робота МПС у режимі ПДП, ЗЗХ = 1

МП перевіряє на такті Т2 наявність сигналу ЗЗХ = 1, завершує виконання першого машинного циклу М1, відмикає виходи МП від ШД та ША встановленням їх у високоімпедансний стан і формує сигнал ПЗХ (HLDA). Обмін даними між підсистемою пам’яті та високошвидкісним зовнішнім пристроєм відбувається без участі МП за допомогою спеціального контролера (субпроцесора) ПДП. На рис. 7.12 показані спрощені часові діаграми циклу читання пам’яті у режимі ПДП.

Після закінчення сигналу захоплення шин (ЗХ = 0) МП потрібний ще один такт очікування до появи сигналу ГОТ = 0, Tw. ПЗХ (HLDA) стає рівним 0 і починає виконуватись такт Т1 наступного циклу М2...М5.

Рисунок 7.12 — Часові діаграми циклу читання пам’яті у режимі ПДП