11.4.3 Організація підсистеми пам’яті мпс

Вхідний контроль:

1. Скільки мікросхем RAM з організацією 16х4 треба задіяти і як їх об’єднати, якщо треба побудувати підсистему пам’яті з організацією 16х8?

2. Скільки мікросхем ROM з організацією 16х8 треба задіяти і як їх об’єднати, якщо треба побудувати підсистему пам’яті з організацією 64х8?

3. За допомогою якого пристрою формуються сигнали вибирання мікросхем пам’яті ?

4. Які вхідні сигнали треба подати на мікросхеми пам’яті RAM?

5. Які вхідні сигнали треба подати на мікросхеми пам’яті ROM?

6. Які вихідні сигнали знімаються з мікросхем пам’яті і скільки їх може бути?

Шина даних D31…D0 МП МС68ЕС020 є тристабільна, двоспрямована, немультиплексована паралельна шина, яка слугує для обміну даними між мікропроцесором, пам’яттю та пристроями введення-виведення. За один цикл шини можуть пересилатися 8-, 16-, 24- або 32-розрядні дані.

Пам’ять заданого типу — постійна або оперативна — великого розміру, яка сягає сотні кбайт або десятки Мбайт, може бути побудована блоками, кожний з яких складається з чотирьох однакових ВІС. Кожна ВІС призначена для зберігання байтів з однаковими індексами: всіх нульових (В0), перших (В1), других (В2) та третіх (В3). Така конфігурація пам’яті дозволяє легко адресувати будь-яку комірку пам’яті у будь-якому з чотирьох шарів блоку. Кількість блоків залежить від заданого обсягу пам’яті і ємності ВІС, які утворюють блоки. Припустимо, що треба забезпечити чотиришарову організацію пам’яті М х 8 кбайт, а у наявності є ВІС оперативної пам’яті з організацією n х 8. Враховуючи. що один блок складається з чотирьох ВІС, ємність одного блоку дорівнює 4 х n х 8 кбайт, а кількість блоків, з яких буде побудована пам’ять, можна обчислити за формулою

,

М — заданий обсяг пам’яті, а n — обсяг пам’яті однієї ВІС. Припустимо, що заданий обсяг пам’яті дорівнює 750 кбайт, а ємність одної ВІС — 64 кбайт. Ємність одного блоку складає 4 х 64 = 256 кбайт, а кількість блоків дорівнюватиме трьом.

Зрозуміло, що адресація будь-якої комірки пам’яті такої конфігурації повинна мати ієрархічну структуру. У адресному просторі пам’яті заданого типу спочатку адресується блок пам’яті, потім шар у вибраному блоці, а у шарі вже адресується комірка пам’яті.

Адресування блоків оперативної або постійної пам’яті можна реалізувати за допомогою звичайного декодера адреси, дозвіл на роботу якого дають сигнали RAMS# або RОMS#, сформовані PAL2. На рис. 11.27 показано формування сигналів дозволу на роботу блоків RAM.

Рисунок 11.27 — Дешифратор адреси блоків RAM

ВІС оперативної пам’яті повинні мати два керувальних входи , та вхід , на який подаються сигнали читання-запису RWAS#. В одному блоці всі входи можуть бути з’єднані через те, що блок вибирається уцілому. Вибір шару здійснюється сигналами RAMU# (B3), RAMMU# (B2), RAMLU# (B1), RAML# (B0), які можуть формуватися ПЛМ PAL 16L8D фірми Motorola (PAL1). Формування вихідних сигналів здійснюється відповідно до аналітичних виразів:

На рис. 11.28 показано схему декодера адреси шарів пам’яті у блоці.

Сигнал RDY є сигнал дозволу роботи RAM або RОM; він може бути сформований на логічних елементах як логічна сума сигналів ROMS# та RAMS#:

.

Рисунок 11.28 — Декодер адреси шарів пам’яті у блоці

Оскільки розряди адреси А1...А0 використовуються для формування сигналів адреси шарів, на адресні входи ВІС оперативної пам’яті на 64 К подаються адресні розряди А2...А17, тому на вхід дешифратора блоків можна подавати розряди А18, А19 і у разі необхідності А20 (адресація 8 блоків).

На рис. 11.29 показано схему підсистеми пам’яті, яка вміщує оперативну пам’ять. Підсистема пам’яті на RОM будується аналогічно, але сигнал не подається (рис. 11.30).

Контрольні запитання:

1. Мікросхеми RAM з якою організацією доцільно використати при побудові блока пам’яті обсягом 64К, яка є чотиришарова?

2. Скільки мікросхем ROM з організацією 64К треба задіяти для побудови пам’яті з організацією 612К і скільки блоків, які вміщують чотири шари, треба організувати?

3. Який пристрій або програма забезпечують організацію окремих банків пам’яті для режимів супервізора та користувача МП МС680Х0 фірми Motorola?

4. За допомогою якого пристрою розподіляється підпростір адрес, призначених для адресування блоків підсистеми пам’яті?

5. За допомогою якого пристрою формуються сигнали дозволу роботи мікросхем різних шарів?

6. Як називаються сигнали, які дозволяють роботу шарів блоків пам’яті, як розшифровуються назви цих сигналів?

7. З якою метою з шини адреси МП М680Х0 на адресацію мікросхем пам’яті поступають адресні розряди, починаючи з А2?

8. Чи можуть бути доступними для МП усі 32 розряди даних з чотиришарового блоку пам’яті за один цикл шини?

9. Чому на входи Х0 та Х1 DC_A (рис. 11.27) подаються розряди адреси А18, А19, а не інші?